薄膜电晶体阵列基板

摘要

包含多数闸极线路、多数闸极垫125连接至闸极线路的一端及多数闸极电极123连接至该等闸极线路的一闸极配线以及一用以接收一共同电压的储存配线系形成基材上。一半导体层及一欧姆接触层系形成在覆盖该闸极配线及储存配线的闸极绝缘层上。一资料配线系接着形成在其上，该资料配线包含多数沿着闸极线路界定多数像素区域的资料线路、多数延伸至半导体层的源极电极、及多数汲极电极与源极电极分离并相关于闸极线路与源极电极相对。多数重叠储存配线以形成储存电容的储存电容导体系形成在该闸极绝缘层上。储存电容导体包含多数修复部份由该处延伸出并重叠该等闸极线路。一钝化层系形成在该资料配线上以及半导体层未被资料配线所覆盖之部份上，及多数经由多数接触孔，连接至汲极电极及储存电容导体的像素电极被形成在该钝化层上。

主权项

1.一种薄膜电晶体阵列面板,其至少包含: 一基材; 一闸极配线,用以传送形成在基材上之闸极信号并 包含一闸极线路,及一闸极电极连接至闸极线路; 一储存配线,用以接收形成在该基材上之共同电压 ; 一闸极绝缘层,形成在该基材上并覆盖该闸极配线 及储存配线; 一半导体层,形成在该闸极绝缘层上并与闸极电极 相对; 一资料配线,形成在该闸极绝缘层上,其包含一资 料线与闸极线相交叉,以形成一像素区,一源极电 极连接至资料线并位在该半导体层上,及一汲极电 极与源极电极相对于闸极线相对并位在该半导体 层; 一导体图案,形成在该闸极绝缘层并重叠该储存线 ,以形成储存电容; 一保护层,覆盖该资料配线及半导体层;及 一像素电极,实质形成在该保护层上之像素区域中 ,并连接至该汲极电极或导体图案,其中闸极线及 导体图案之一包含一修复延伸部,重叠该闸极线及 该导体图案之另一。 2.如申请专利范围第1项所述之薄膜电晶体阵列面 板,其中上述之导体图案系连接至汲极电极。 3.如申请专利范围第1项所述之薄膜电晶体阵列面 板,其中上述之导体图案系与汲极电极分隔。 4.如申请专利范围第1项所述之薄膜电晶体阵列面 板,其中上述之像素电极包含透明导电膜与一反射 导电膜之少之一。 5.如申请专利范围第1项所述之薄膜电晶体阵列面 板,其中上述之像素电极包含一透明导电膜及一反 射导电膜具有一开口曝露出透明导电膜。 6.如申请专利范围第1项所述之薄膜电晶体阵列面 板,其中上述之修复延伸部具有一环形。 7.如申请专利范围第1项所述之薄膜电晶体阵列面 板,其中上述之修复延伸部系由导体图案所延伸。 8.如申请专利范围第1项所述之薄膜电晶体阵列面 板,其中上述之修复延伸部系由闸极线延伸。 9.如申请专利范围第4项所述之薄膜电晶体阵列面 板,其中上述之半导体层具有与资料配线实质相同 之形状,了于源极电极及汲极电极间之通道区域外 。 图式简单说明: 第1图为依据本发明之第一实施例之LCD之TFT阵列面 板的布局图; 第2图为沿着第1图之TFT阵列面板之线II-II'所取之 剖面图; 第3图为依据本发明之第二实施例之LCD之TFT阵列面 板的布局图;及 第4及5图为分别沿着第3图之线IV-IV'及V-V'所取之剖 面图。