| 主权项 |
1.一种用于半导体测试板之防止杂讯(noise)干扰的 探针结构,其包括: 复数个探针(probe needle)层,其中每一个探针层系具 有复数个探针,该部分探针形成为空隔(space),用以 增加其他部分探针间彼此之距离,并隔绝该另一部 分探针间之杂讯干扰,而该部分的探针具有较大的 针径,用以降低该部分探针之阻値及增加该部分探 针之工作效率;以及 复数个隔板,其分别设置于每二个探针层之间,用 于防止该等探针层间之杂讯干扰。 2.如申请专利范围第1项所述之用于半导体测试板 之防止杂讯(noise)干扰的探针结构,其中该半导体 测试板系为一探针卡(probe card)。 3.如申请专利范围第1项所述之用于半导体测试板 之防止杂讯(noise)干扰的探针结构,其中该等探针 系电性连接于该半导体测试板之电路板(PCB)。 4.如申请专利范围第1项所述之用于半导体测试板 之防止杂讯(noise)干扰的探针结构,其中该等探针 系分别彼此间隔一预定之距离,并以矩阵方式排列 而成。 5.如申请专利范围第1项所述之用于半导体测试板 之防止杂讯(noise)干扰的探针结构,其中该等探针 之一部分系为接地(grounding)之隔离针,用于隔绝另 一部分探针间之杂讯干扰。 6.如申请专利范围第1项所述之用于半导体测试板 之防止杂讯(noise)干扰的探针结构,其中该等隔板 系为金属材料所制。 7.一种用于半导体测试板之防止杂讯(noise)干扰的 探针结构,其包括: 复数个探针(probe needle),其部分的探针具有较大的 针径,用以降低部分探针的阻値及增加该部分探针 的工作效率;以及 复数个接地(grounding)之隔离针,其分别电性连接于 该等探针之一部分,以用于隔绝另一部分探针间之 杂讯干扰。 8.如申请专利范围第7项所述之用于半导体测试板 之防止杂讯(noise)干扰的探针结构,其中该半导体 测试板系为一探针卡(probe card)。 9.如申请专利范围第7项所述之用于半导体测试板 之防止杂讯(noise)干扰的探针结构,其中该等探针 系电性连接于该半导体测试板之电路板(PCB)。 10.如申请专利范围第7项所述之用于半导体测试板 之防止杂讯(noise)干扰的探针结构,其中该等探针 系分别彼此间隔一预定之距离,并以矩阵方式排列 而成。 11.如申请专利范围第7项所述之用于半导体测试板 之防止杂讯(noise)干扰的探针结构,其中该等探针 系分成复数个探针层。 12.如申请专利范围第11项所述之用于半导体测试 板之防止杂讯(noise)干扰的探针结构,更进一步包 括:复数个隔板,其分别设置于每二个探针层之间, 用于防止该等探针层间之杂讯干扰。 13.如申请专利范围第12项所述之用于半导体测试 板之防止杂讯(noise)干扰的探针结构,其中该等隔 板系为金属材料所制。 14.一种用于半导体测试板之防止杂讯(noise)干扰的 探针结构,其包括: 复数个探针(probe needle),其部分的探针为隔离针,用 以隔绝另一部分探针间的杂讯干扰,并且一部分的 探针具有较大的针径,用以降低该部分探针的阻値 及增加该部分探针的工作效率;以及 复数个空隔(space),其分别设置于一部分探针之探 针间,以增加该部分探针间彼此之距离,并用于隔 绝该部分探针间之杂讯干扰。 15.如申请专利范围第14项所述之用于半导体测试 板之防止杂讯(noise)干扰的探针结构,其中该半导 体测试板系为一探针卡(probe card)。 16.如申请专利范围第14项所述之用于半导体测试 板之防止杂讯(noise)干扰的探针结构,其中该等探 针系电性连接于该半导体测试板之电路板(PCB)。 17.如申请专利范围第14项所述之用于半导体测试 板之防止杂讯(noise)干扰的探针结构,其中该等探 针系分别彼此间隔一预定之距离,并以矩阵方式排 列而成。 18.如申请专利范围第14项所述之用于半导体测试 板之防止杂讯(noise)干扰的探针结构,其中该等探 针系分成复数个探针层。 19.如申请专利范围第18项所述之用于半导体测试 板之防止杂讯(noise)干扰的探针结构,更进一步包 括:复数个隔板,其分别设置于每二个探针层之间, 用于防止该等探针层间之杂讯干扰。 20.如申请专利范围第14项所述之用于半导体测试 板之防止杂讯(noise)干扰的探针结构,其中该等隔 板系为金属材料所制。 图式简单说明: 第一图系习知半导体测试板之上视示意图; 第二图系习知用于半导体测试板的探针之剖面示 意图; 第三图系本发明用于半导体测试板之防止杂讯( noise)干扰的探针结构之第一实施例之剖面示意图; 第四图系本发明用于半导体测试板之防止杂讯( noise)干扰的探针结构之第二实施例之剖面示意图; 第五图系本发明用于半导体测试板之防止杂讯( noise)干扰的探针结构之第三实施例之剖面示意图; 以及 第六图系本发明用于半导体测试板之防止杂讯( noise)干扰的探针结构之第四实施例之剖面示意图 。 |
