| 主权项 |
1.一种间隙壁电极侧接式相变化记忆体之制造方 法,包含有下列步骤: 形成一第一绝缘介电层; 形成一第一非相变化材料层于该第一绝缘介电层 上方,该第一非相变化材料层包含贯穿该第一非相 变化材料层之一通道; 形成复数个第二非相变化材料层于该第一非相变 化材料层之该通道的两侧壁,其中该第二非相变化 材料层的电阻率大于该第一非相变化材料层的电 阻率; 形成一相变化材料层于该等第二非相变化材料层 之间; 形成一第二绝缘介电层于该第一非相变化材料层 、该第二非相变化材料层与该相变化材料层上方, 该第二绝缘介电层包含贯穿该第二绝缘介电层之 一通道;及 形成一电性插塞于该第二绝缘介电层之该通道。 2.如申请专利范围第1项所述之制造方法,其中该第 一非相变化材料层之材料系选自铜(Cu)、铝(Al)、 铂(Pt)及金(Au)组成的群组。 3.如申请专利范围第1项所述之制造方法,其中该第 二非相变化材料层之材料包含有钛(Ti)、钨(W)、氮 化钛(TiN)、氮化钽(TaN)、钛钨(TiW)、钛铝(TiAl)、氮 化钨钛(TiWN)、氮化铝钛(TiAlN)、多晶矽(Poly-Si)、碳 (C)、碳化矽(SiC)、钽(Ta)、TaSiOx、TaW、TiANX、GeN或 TaO。 4.一种间隙壁电极侧接式相变化记忆体之制造方 法,包含有下列步骤: 形成一半导体元件; 形成一绝缘介电层于该半导体元件上方,且该绝缘 介电层包含贯穿该绝缘介电层之复数个金属拴塞; 形成一接地接垫与一电性接垫于该等金属拴塞上 方; 形成一第一绝缘介电层于该接地接垫、该电性接 垫及该绝缘介电层上方,且包含连接该金属拴塞, 并贯穿该第一绝缘介电层之该金属拴塞; 形成一第一非相变化材料层于该第一绝缘介电层 上方,该第一非相变化材料层包含贯穿该第一非相 变化材料层之一通道; 形成复数个第二非相变化材料层于该第一非相变 化材料层之该通道的两侧壁,其中该第二非相变化 材料层的电阻率大于该第一非相变化材料层的电 阻率; 形成一相变化材料层于该等第二非相变化材料层 之间; 形成一第二绝缘介电层于该第一非相变化材料层 、第二非相变化材料层与该相变化材料层上方,该 第二绝缘介电层包含贯穿该第二绝缘介电层之一 通道;及 形成一接触插塞于该第二绝缘介电层之该通道。 5.如申请专利范围第4项所述之制造方法,其中该半 导体元件系为一金氧半场效电晶体(Metal-Oxide- Semiconductor Field Effect Transistor,MOSFET)。 6.如申请专利范围第4项所述之制造方法,其中该半 导体元件系为一双载子接面电晶体(bipolar junction transistor,BJT)。 7.如申请专利范围第4项所述之制造方法,其中该第 一非相变化材料层之材料系选自铜(Cu)、铝(Al)、 铂(Pt)及金(Au)组成之群组。 8.如申请专利范围第4项所述之制造方法,其中该第 二非相变化材料层之材料包含有钛(Ti)、钨(W)、氮 化钛(TiN)、氮化钽(TaN)、钛钨(TiW)、钛铝(TiAl)、氮 化钨钛(TiWN)、氮化铝钛(TiAlN)、多晶矽(Poly-Si)、碳 (C)、碳化矽(SiC)、钽(Ta)、TaSiOx、TaW、TiANX、GeN或 TaO。 9.一种间侧壁电极侧接式相变化记忆体,包括有: 一第一绝缘介电层; 一第一非相变化材料层,系形成于该第一绝缘介电 层上方,且包含贯穿该第一非相变化材料层之一通 道; 复数个第二非相变化材料层,系形成于该第一非相 变化材料层之该通道的两侧壁,其中该第二非相变 化材料层的电阻率大于该第一非相变化材料层的 电阻率; 一相变化材料层,系形成于该等第二非相变化材料 层之间; 一第二绝缘介电层,系形成于该第一非相变化材料 层、第二非相变化材料层与该相变化材料层上方, 且包含贯穿该第二绝缘介电层之一通道;及 一电性插塞,系形成于该第二绝缘介电层之该通道 。 10.如申请专利范围第9项所述之相变化记忆体,其 中该第一非相变化材料层之材料系选自铜(Cu)、铝 (Al)、铂(Pt)及金(Au)组成的群组。 11.如申请专利范围第9项所述之相变化记忆体,其 中该第二非相变化材料层之材料包含有钛(Ti)、钨 (W)、氮化钛(TiN)、氮化钽(TaN)、钛钨(TiW)、钛铝( TiAl)、氮化钨钛(TiWN)、氮化铝钛(TiAlN)、多晶矽( Poly-Si)、碳(C)、碳化矽(SiC)、钽(Ta)、TaSiOx、TaW、 TiANX、GeN或TaO。 12.一种间隙壁电极侧接式相变化记忆体,包括有: 一半导体元件; 一绝缘介电材料层,系形成于该半导体元件上方, 且包含有贯穿该绝缘介电层之复数个金属拴塞; 一接地接垫与一电性接垫,分别连接该金属拴塞; 一第一绝缘介电层,系形成于该绝缘介电材料层、 该接地接垫及该电性接垫上方,且包含连接该电性 接垫且贯穿该第一绝缘介电层之该金属拴塞; 一第一非相变化材料层,系形成于该第一绝缘介电 层上方,且包含贯穿该第一非相变化材料层之一通 道; 复数个第二非相变化材料层,系形成于该第一非相 变化材料层之该通道的两侧壁,其中该第二非相变 化材料层的电阻率大于该第一非相变化材料层的 电阻率; 一相变化材料层,系形成于该等第二非相变化材料 层之间; 一第二绝缘介电层,系形成于该第一非相变化材料 层、第二非相变化材料层与该相变化材料层上方, 且包含贯穿该第二绝缘介电层之一通道;及 一电性插塞,系形成于该第二绝缘介电层之该通道 。 13.如申请专利范围第12项所述之相变化记忆体,其 该该半导体元件系可为一金氧半场效电晶体(Metal Oxide Semiconductor Field Effect Transistor,MOSFET)。 14.如申请专利范围第12项所述之相变化记忆体,其 中该半导体元件系可为一双载子接面电晶体( Bipolar Junction Transistor,BJT)。 15.如申请专利范围第12项所述之相变化记忆体,其 中该第一非相变化材料层之材料系选自铜(Cu)、铝 (Al)、铂(Pt)及金(Au)组成的群组。 16.如申请专利范围第12项所述之相变化记忆体,其 中该第二非相变化材料层之材料包含有钛(Ti)、钨 (W)、氮化钛(TiN)、氮化钽(TaN)、钛钨(TiW)、钛铝( TiAl)、氮化钨钛(TiWN)、氮化铝钛(TiAlN)、多晶矽( Poly-Si)、碳(C)、碳化矽(SiC)、钽(Ta)、TaSiOx、TaW、 TiANX、GeN或TaO。 图式简单说明: 第1A图、第1B图、第1C图、第1D图、第1E图及第1F图 为本发明之第一实施例之间隙壁电极侧接式相变 化记忆体及其制造方法的剖示图;及 第2A图、第2B图、第2C图、第2D图、第2E图、第2F图 、第2G图、第2H图及第2I图为本发明之第二实施例 之间隙壁电极侧接式相变化记忆体及其制造方法 的剖示图。 |
