静电放电器件电路布局

摘要

公开了一种用于静电放电保护电路的改进电路布局图案。第一类型的第一重掺杂区形成在该第一类型的阱中。第二类型的第二重掺杂区形成在该第二类型的阱中。该第一重掺杂区的城堡状电路布局图案，是沿着该第一重掺杂区和该第二重掺杂区的边界而形成。该第二重掺杂区的城堡状电路布局图案，是沿着该第一重掺杂区域和该第二重掺杂区的边界而形成。通过调整重掺杂区的该城堡状电路布局图案与该第二类型的阱，也就是n型阱，的边缘的距离，第一距离将会比通常内部电路的电路布局规则还要短；以及第二距离将会比该第一距离还要长，以确保I/O器件有较好的静电放电保护能力。因此，通过适当地调整在I/O电路内静电放电器件的击穿电压值，也就是调整n型阱的边缘与该重掺杂区的城堡状电路布局图案的距离，将会有效减少芯片面积以及改善静电放电的可靠性。

主权项

1、一种用于静电放电保护电路的电路布局图案，其包含：第一类型的第一重掺杂区，其在该第一类型的第一阱中；以及第二类型的第二重掺杂区，其在该第二类型的第二阱中，其中该第二重掺杂区包含沿着该第一和该第二重掺杂区的边界的城堡式电路布局图案。