发明名称 流水线安排的处理器方法和电路
摘要 一种在深度,p流水线执行单元中运行指令流的方法,包括加载指令流,探测在加载后的指令流中的指令的迭代;在流水线中交叉指令实例的p流;探测迭代交叉的结束;和在所有的程序化迭代结束后连接由p流得到的结果。一种计算电路包括可以储存操作数和迭代操作结果的数值表现的寄存器;多路器具有被连接的接收寄存器的操作数的第一输入,被连接到迭代操作的独立数值源上的第二输入,和输出,和具有被连接的接收来自多路器的输出数值的输入的操作电路,和连接的将结果返回寄存器上的输出。
申请公布号 CN100356319C 申请公布日期 2007.12.19
申请号 CN200380106996.4 申请日期 2003.10.30
申请人 模拟装置公司 发明人 艾比希吉特·吉丽
分类号 G06F9/38(2006.01) 主分类号 G06F9/38(2006.01)
代理机构 北京集佳知识产权代理有限公司 代理人 杨生平;杨红梅
主权项 1.一种在具有深度p的流水线执行单元中执行指令流的方法,包括:加载指令流;在控制逻辑中,基于具有相同的操作数寄存器和目标寄存器的被迭代的指令以及具有相同目标寄存器的连续指令,在所载入的所述指令流的指令中探测迭代操作;在所述流水线执行单元中启动来自所述指令流的被迭代的指令,并基于数据依赖检查忽略停止请求,从而为所述流水线执行单元中的并发执行创建所述被迭代的指令的p个独立的线程,其中所述流水线执行单元为所述p个线程提供中间存储器;探测迭代的结束;和在所有的程序化的迭代结束后将从p个线程获得的结果组合。
地址 美国马萨诸塞州