| 发明名称 | 一种支持处理器的功率操作模式的高速缓存存储器 | ||
| 摘要 | 本发明公开了一种用于支持低功率操作模式的高速缓存存储器的方法、装置和系统。在一个实施例中，提供了一种具有处理器的系统，该处理器产生对于高速缓存存储器的高速缓存行的请求；所述系统还包括具有多个m路的高速缓存存储器，该高速缓存存储器被耦合到所述的处理器上以接收所述的请求，并且所述的高速缓存存储器允许所述多个路中的n路存储至少一个脏行，其中n小于m，并且所述的高速缓存存储器禁止在所述的多个路中剩余的(m-n)路中存储脏行。在另一个实施例中，高速缓存存储器可以对不允许存储脏行的路断电，以支持低功率操作模式。 | ||
| 申请公布号 | CN100356348C | 申请公布日期 | 2007.12.19 |
| 申请号 | CN200310115494.X | 申请日期 | 2003.11.26 |
| 申请人 | 英特尔公司 | 发明人 | 萨曼莎·J·埃迪里苏里亚;苏亚特·雅米尔;戴维·E·迈纳;R·弗兰克·奥布莱奈斯;史蒂文·J·图 |
| 分类号 | G06F12/12(2006.01) | 主分类号 | G06F12/12(2006.01) |
| 代理机构 | 北京东方亿思知识产权代理有限责任公司 | 代理人 | 王怡 |
| 主权项 | 1.一种用于存储至少一个高速缓存脏行的方法，包括：至少选择高速缓存存储器的第一路，以允许存储所述的高速缓存脏行；以及禁止所述的高速缓存存储器的第二路存储所述的高速缓存脏行。 | ||
| 地址 | 美国加利福尼亚州 | ||