发明名称 |
一种支持单指令多操作数的混合乘法器 |
摘要 |
本发明公开了一种支持单指令多操作数的混合乘法器的设计方法,目的是使乘法器既可工作在普通模式,又可工作在SIMD模式。技术方案是设计一种新的混合乘法器结构,由操作数扩展部件、译码器、两个部分积产生器、修正值产生部件、部分积压缩部件和加法器组成。译码器判断工作模式和操作数类型,操作数扩展部件对操作数进行扩展,两个部分积产生器各产生n/2+1个部分积送至部分积压缩部件。修正值产生部件产生SIMD模式时对高位乘积的修正值。部分积压缩部件将部分积和修正值压缩成两个4n位的数,加法器对它们相加得到一个4n位乘积。在普通模式下,它是两个2n位操作数的乘积;在SIMD模式下,低2n位是低n位乘法的乘积,高2n位是高n位乘法的乘积。 |
申请公布号 |
CN100356315C |
申请公布日期 |
2007.12.19 |
申请号 |
CN200410046718.0 |
申请日期 |
2004.09.02 |
申请人 |
中国人民解放军国防科学技术大学 |
发明人 |
李振涛;陈书明;胡春媚;何肇雄;马剑武;郭阳;万江华;郭敏 |
分类号 |
G06F7/52(2006.01) |
主分类号 |
G06F7/52(2006.01) |
代理机构 |
湖南兆弘专利事务所 |
代理人 |
赵洪 |
主权项 |
1.一种支持单指令多操作数的混合乘法器,其混合乘法器结构中包括操作数扩展部件、译码器、部分积产生器、部分积压缩部件和加法器,采用二位Booth乘法产生部分积,其特征在于混合乘法器结构中还设计有一个修正值产生部件,部分积产生部件设计为两部分,由部分积产生器1、部分积产生器2组成,它们分别相当于一个2n×n乘法器的部分积产生器,分别产生低位和高位的n/2+1个部分积,由一个控制信号指示乘法器当前的工作模式,译码器根据控制信号判断工作模式和操作数的类型,控制操作数扩展部件和修正值产生部件工作,操作数扩展部件在译码器的控制下,对操作数进行扩展,扩展后的被乘数1和乘数1送到部分积产生器1,被乘数2和乘数2送到部分积产生器2,部分积产生器1和部分积产生器2各产生n/2+1个部分积,送至部分积压缩部件,修正值产生部件在译码器的控制下产生SIMD模式时对高位乘积的修正值,对乘积的高2n位进行修正,使得低位乘积的符号位为0;部分积压缩部件把两个部分积产生器产生的n+2个部分积和高位结果的修正值压缩成两个4n位的数,由加法器把这两个数相加,最终得到一个4n位的乘积,在普通模式下,它就是两个2n位操作数的乘积;在SIMD模式下,低2n位是低n位乘法的乘积,高2n位是高n位乘法的乘积。 |
地址 |
410073湖南省长沙市砚瓦池正街47号国防科学技术大学计算机学院 |