发明名称 减少芯片上系统互连中的传送等待时间的方法和设备
摘要 本发明的实施例针对于一种用于减少芯片上系统中的传送等待时间的方法和设备,所述芯片上系统包括总线主控器、总线受控器和仲裁器,其中所述总线主控器、总线受控器和仲裁器之间处于电连通。将请求从所述总线主控器传输到所述仲裁器,其中优先级信号与等待时间要求相关联。所述仲裁器在将所述请求传输到所述总线受控器之前检查所述等待时间要求,并确定是否要提升所述优先级信号。接着将所述请求信号从所述仲裁器传输到所述总线受控器。所述总线受控器实现所述请求,并传输对所述请求的响应,其中所述传输包含所述优先级信号。
申请公布号 CN101091170A 申请公布日期 2007.12.19
申请号 CN200580045175.3 申请日期 2005.12.23
申请人 高通股份有限公司 发明人 贾亚·普拉喀什·苏布拉马尼亚姆·贾纳桑;佩里·威尔曼·小雷马克吕斯
分类号 G06F13/364(2006.01) 主分类号 G06F13/364(2006.01)
代理机构 北京律盟知识产权代理有限责任公司 代理人 王允方;刘国伟
主权项 1.一种用于减少芯片上系统中的传送等待时间的方法,所述芯片上系统具有总线主控器、总线受控器和仲裁器,所述总线主控器、总线受控器和仲裁器处于电连通,所述总线受控器经配置以对请求作出响应,所述方法包括:将具有优先级信号的请求从所述总线主控器传输到所述仲裁器,所述优先级信号与等待时间要求相关联;检查所述等待时间要求以确定是否要提升所述优先级信号;将所述请求和优先级信号从所述仲裁器传输到所述总线受控器;以及将对所述请求的响应和所述优先级信号从所述总线受控器传输到所述仲裁器。
地址 美国加利福尼亚州