发明名称 半导体积体电路装置及其制造方法
摘要 本发明中,在使用镶嵌法所形成之Cu布线19上形成防止Cu扩散之氮化矽膜21之步骤,系包含如下步骤:(a)把形成有Cu布线19之基板1搬入电浆CVD装置之处理室内,将基板1加热至特定之温度者;(b)供应氨至处理室内,以第1RF电源将氨作电浆分解,藉此将Cu布线19之表面作还原处理者;(c)在施加有RF电源之状态下,供应含有氨及单矽烷之原料气体至处理室内,以第2RF电源将氨及矽烷系气体作电浆分解,藉此在Cu布线19上形成氮化矽膜21者。
申请公布号 TW200746356 申请公布日期 2007.12.16
申请号 TW095126749 申请日期 2006.07.21
申请人 瑞萨科技股份有限公司 发明人 二濑卓也;真壁一也;山住宰豪
分类号 H01L21/768(2006.01) 主分类号 H01L21/768(2006.01)
代理机构 代理人 陈长文
主权项
地址 日本