INTERFAZ DE BUS SERIE/PARALELO HIBRIDA.

摘要

Un sistema de interfaz de bus serie/paralelo híbrido que comprende: un dispositivo (40) de demultiplexión de bloques de datos que tiene una entrada configurada para recibir un bloque de datos y demultiplexar el bloque de datos en una pluralidad de grupos de bits, teniendo cada grupo una pluralidad de bits de datos y estando configurado para añadir un bit de inicio a cada grupo, en el que un bit de inicio de uno cualquiera de los grupos de bits se proporciona con un estado dado para indicar el inicio de la transferencia de bloques de datos, y en el que los bits de inicio en combinación indican un dispositivo de destino; y para cada grupo de bits: un convertidor (42) de paralelo a serie convierte ese grupo de bits en datos en serie; una línea (44) para transferir el grupo de bits como datos en serie; y un convertidor (46) de paralelo a serie para convertir los datos en serie para recuperar los grupos de bits; y comprendiendo además la interfaz un dispositivo (48) de reconstrucción de bloquesde datos para cuando detecta un bit de inicio con un estado dado sobre una cualquiera de las líneas, recuperar cada grupo de bits de datos por medio de los convertidores de serie a paralelo, combinar los grupos de bits de datos recuperados en el bloque de datos y dirigir el bloque de datos al dispositivo (88-92) de destino indicado por la combinación de los bits de inicio.