| 摘要 |
Die Erfindung betrifft einen Phasenregelkreis bzw. "PLL" (12) sowie ein Verfahren zum Betrieb eines PLL (12), bei welchem ein steuerbarer Oszillator (DCO) ein Ausgangssignal (CKout) erzeugt und zwischen einem ersten Taktsignal (CKin1 oder CKin2) und einem zweiten Taktsignal (CKin2 bzw. CKin1) zur Verwendung als Eingangstaktsignal des PLL (12) umgeschaltet werden kann. Gemäß der Erfindung wird für das momentan zur Erzeugung des Ausgangssignals (CKout) verwendete Taktsignal (CKin1 oder CKin2) eine Phasendifferenz zwischen diesem Taktsignal und einer eingestellt phasenverschobenen Version (CK < 1 : 8 >) des Ausgangssignals (CKout) bestimmt und für die Ansteuerung des Oszillators (DCO) verwendet, wohingegen für das momentan nicht zur Erzeugung des Ausgangssignals (CKout) verwendete Taktsignal (CKin2 bzw. CKin1) die Einstellung der Phasenverschiebung durchgeführt wird. Damit kann eine Phasendifferenz zwischen mehreren, als Eingangstaktsignal verwendbaren Taktsignalen (CKin1, CKin2, CKin3) bereits vor dem Umschalten angepasst bzw. kompensiert werden, so dass eine unerwünschte Phasenänderung im PLL-Ausgangssignal infolge des Umschaltens mit hoher Präzision vermieden werden kann bzw. ein "hitless switching" erzielt wird.
|
