具有全速数据变迁架构的半导体集成电路及其设计方法

摘要

本发明涉及一种具有全速数据变迁架构的半导体集成电路用于双倍数据传输速度同步动态随机存取内存内部双倍时序测试，包括：脉冲产生器，其输出端连接至自触发电路的清除输入端，而其输入端为内存中的写入线；自触发电路，包含清除输入端、时序输入端以及正相输出端；互斥或门电路，其一输入端连接至自触发电路的正相输出端，另一输入端连接至选择信号，而其输出为外部选择信号；以及多任务器电路，其一输入端连接至正输入数据位，另一输入端则连接至负输入数据位，其选择信号为互斥或门电路所输出的外部选择信号，而其两个输出端的输出分别为偶输入数据位及奇输入数据位。本发明可克服在高速测试时数据被写入或呈现在数据路径两次的问题。

主权项

1、一种具有全速数据变迁架构的半导体集成电路，用于双倍数据传输速度同步动态随机存取内存内部双倍时序测试，其特征在于，包括：一脉冲产生器，其输出端连接至一自触发电路的清除输入端，而其输入端为内存中的一写入线；一自触发电路，其包含所述清除输入端、一时序输入端以及一正相输出端；一互斥或门电路，其一输入端连接至所述自触发电路的正相输出端，另一输入端则是连接至一选择信号，而其输出为一外部选择信号；以及一多任务器电路，其一输入端连接至一正输入数据位，另一输入端则连接至一负输入数据位，其选择信号为所述互斥或门电路所输出的所述外部选择信号，而其两个输出端的输出分别为一偶输入数据位及一奇输入数据位。