| 发明名称 | 遵循IEEE1149.1协议的通用测试IP方法 | ||
| 摘要 | 本发明涉及超大规模集成电路技术领域，是一种遵循IEEE1149.1协议的通用测试IP的设计方法。根据IEEE1149.1协议对JTAG电路的规范要求，设计一个完整的测试IP体系结构，测试IP包括一套参数化的标准测试控制逻辑库，可扩展测试逻辑功能库，可配置IO逻辑功能库，并设计自动测试矢量库，所设计的参数化功能库和所提出的参数化配置方法，实现对符合IEEE1149.1协议的不同ASIC电路进行相关基本和扩展功能测试。本发明方法对遵循IEEE1149.1协议的ASIC电路进行测试具有测试成本低廉，使用维护方便，测试对象广泛，辅助分析透明直观等特点，具有良好的推广和使用价值。 | ||
| 申请公布号 | CN101083507A | 申请公布日期 | 2007.12.05 |
| 申请号 | CN200610012047.5 | 申请日期 | 2006.05.31 |
| 申请人 | 中国科学院微电子研究所 | 发明人 | 吴斌;周玉梅;黑勇 |
| 分类号 | H04B17/00(2006.01);H04L12/26(2006.01);H04L29/06(2006.01);H04M3/22(2006.01);G01R31/28(2006.01);G01R31/303(2006.01) | 主分类号 | H04B17/00(2006.01) |
| 代理机构 | 中科专利商标代理有限责任公司 | 代理人 | 段成云 |
| 主权项 | 1，一种遵循IEEE1149.1协议的通用测试IP的设计方法，其特征在于：根据IEEE1149.1协议对JTAG电路的规范要求，设计一个完整的测试IP体系结构，测试IP包括一套参数化的标准测试控制逻辑库，可扩展测试逻辑功能库，可配置IO逻辑功能库，并设计自动测试矢量库，所设计的参数化功能库和所提出的参数化配置方法，实现对符合IEEE1149.1协议的不同ASIC电路进行相关基本和扩展功能测试。 | ||
| 地址 | 100029北京市朝阳区北土城西路3号 | ||