发明名称 制造电路板的方法
摘要 一种制造电路板的方法,其能够避免核心基片的形变,保证其尺寸和高密度的布线图案,从而实现紧凑和高性能的半导体器件。本发明的制造电路板的方法包括如下步骤:通过构建处理在一个核心基片上形成一个多层体,其中被一个绝缘层所绝缘的不同层上的布线图案被电连接;以及把该多层体与该核心基片相分离。一个金属层被真空附着在该半导体基片上。通过构建处理把该多层体形成在该金属层上,并且通过破坏在该核心基片与该金属层之间的真空状态,把该多层体与该金属层一同从该核心基片上分离。
申请公布号 CN100353821C 申请公布日期 2007.12.05
申请号 CN200410001999.8 申请日期 2004.01.18
申请人 富士通株式会社 发明人 首藤贵志;柏武文;高野宪治;饭田宪司;阿部健一郎
分类号 H05K3/46(2006.01) 主分类号 H05K3/46(2006.01)
代理机构 中国国际贸易促进委员会专利商标事务所 代理人 朱海波
主权项 1.一种制造电路板的方法,其中包括如下步骤:在核心基片的基片表面上真空附着金属层,在所述金属层的表面上通过构建处理形成多层体,在多层体中在由绝缘层绝缘的不同层上的布线图案被电连接,以及通过破坏在所述核心基片与所述金属层之间的真空,把所述多层体与所述金属层一同从所述核心基片上分离,从而形成电路板。
地址 日本神奈川