移位寄存电路

摘要

移位寄存电路，具有多个串级的移位寄存单元，包括：PMOS晶体管，其源极耦接前一级移位寄存单元的输出信号，其栅极耦接前一级移位寄存单元的反相输出信号。第一NMOS晶体管，其栅极连接PMOS晶体管漏极，漏极耦接时钟信号。电容器接在第一NMOS晶体管栅极与源极间。第二NMOS晶体管，栅极接到PMOS晶体管漏极，漏极耦接反相时钟信号。第三NMOS晶体管，栅极接PMOS晶体管栅极，其漏极接第一NMOS晶体管的第二栅极。第四NMOS晶体管，栅极接PMOS晶体管的第一源极，漏极连接第一NMOS晶体管源极，其源极接接地电源。还接有第五NMOS晶体管及串接的反相器。该移位寄存单元大幅降低电路设计的复杂度，还解决了传统电路的输入容许度降低的问题。

主权项

1.一种移位寄存电路，具有多个串接级的移位寄存单元，适用于运行一时钟信号、一反相时钟信号以及接地电源，所述移位寄存单元包括：一PMOS晶体管，具有一第一栅极、一第一漏极以及一第一源极，所述第一源极耦接前一串接级的移位寄存单元的输出端所输出的输出信号，所述第一栅极耦接前一串接级的移位寄存单元所输出的反相输出信号；一第一NMOS晶体管，具有一第二栅极、一第二漏极以及一第二源极，所述第二栅极连接到所述第一漏极，所述第二漏极耦接所述时钟信号；一电容器，连接在所述第二栅极与第二源极之间；一第二NMOS晶体管，具有一第三栅极、一第三漏极以及一第三源极，所述第三栅极连接到所述第一漏极，所述第三漏极耦接所述反相时钟信号；一第三NMOS晶体管，具有一第四栅极、一第四漏极以及一第四源极，所述第四栅极连接到所述第一源极，所述第四漏极连接到所述第二源极，而所述第四源极连接到所述接地电源；一第四NMOS晶体管，具有一第五栅极、一第五漏极以及一第五源极，所述第五栅极连接到所述第一栅极，而所述第五漏极连接到所述第三源极；一第五NMOS晶体管，具有一第六栅极、一第六漏极以及一第六源极，所述第六栅极连接到所述第一源极，所述第六漏极连接到所述第五源极，而所述第六源极连接到所述接地电源；一第六NMOS晶体管，具有一第七栅极、一第七漏极以及一第七源极，所述第七栅极连接到所述第六漏极，所述第七漏极连接到所述第二栅极，而所述第七源极连接到所述接地电源；一第七NMOS晶体管，具有一第八栅极、一第八漏极以及一第八源极，所述第八栅极连接到所述第六漏极，所述第八漏极连接到所述第二源极，而所述第八源极连接到所述接地电源；一第一反相器，作为一反相输出端，连接到所述第八漏极，用以输出一反相输出信号；以及一第二反相器，作为一输出端，连接到所述第一反相器，用以输出一输出信号。