| 发明名称 | 模拟缺陷晶片和缺陷检查处方作成方法 | ||
| 摘要 | 本发明提供一种模拟缺陷晶片以及一种在半导体缺陷检查装置中使用的处方文件的作成方法，用具备对于模拟正常图形具有在高度方向上的变化和在平面形状上的变化的模拟缺陷图形的模拟缺陷晶片作成暂定检查处方，对于该模拟缺陷晶片用实际的缺陷检查装置进行缺陷检查，使所检测出来的缺陷数据与预先得到的上述模拟缺陷晶片的模拟缺陷数据进行对照使缺陷检测灵敏度定量化，一直到可以得到所希望的缺陷检查率为止，变更处方参数修正暂定检查处方，把得到了上述所希望的缺陷检测率时的处方参数定为上述缺陷检查装置的处方参数。 | ||
| 申请公布号 | CN100353514C | 申请公布日期 | 2007.12.05 |
| 申请号 | CN01119349.2 | 申请日期 | 2001.05.30 |
| 申请人 | 株式会社东芝 | 发明人 | 野田智信 |
| 分类号 | H01L21/66(2006.01);H01L23/544(2006.01) | 主分类号 | H01L21/66(2006.01) |
| 代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 季向冈 |
| 主权项 | 1.一种模拟缺陷晶片，其特征在于：具备：在半导体衬底(S)上被形成为其上表面从上述半导体衬底的表面算起具有第1高度的模拟正常图形层(10a，10b，10c，10d)；在上述半导体衬底上被形成为其上表面从上述半导体衬底的表面算起具有与上述第1高度不同的第2高度，并且由具有与上述模拟正常图形层不同的平面形状的图形形成的第1模拟缺陷图形层(DF1)；在上述半导体衬底上被形成为其上表面从上述半导体衬底的表面算起具有与上述第1高度不同且与上述第2高度不同的第3高度，并且由具有与上述模拟正常图形层不同的平面形状的图形形成的第2模拟缺陷图形层(DF2)；和在上述半导体衬底上被形成为其上表面从上述半导体衬底的表面算起具有与上述第1高度相同的高度，并且由具有与上述模拟正常图形层不同的平面形状的图形形成的第3模拟缺陷图形层(DF3)；其中，上述第2模拟缺陷图形层包括在上述模拟正常图形层上形成的图形。 | ||
| 地址 | 日本神奈川县 | ||