| 主权项 |
1.一种非挥发性记忆体,包含: 复数个记忆格; 一位元线控制电路,其系包含一驱动电路与一非驱 动电路;以及 一验证电路,其中该验证电路于该驱动电路驱动该 等记忆格时验证该等记忆格之一第一临限电压,并 且于该驱动电路不驱动该等记忆格时验证一第二 临限电压。 2.如申请专利范围第1项所述之非挥发性记忆体,其 中该验证电路于该驱动电路驱动该等记忆格时验 证该等记忆格之该第一临限电压,然后该验证电路 于该驱动电路不驱动该等记忆格时验证该第二临 限电压。 3.如申请专利范围第1项所述之非挥发性记忆体,其 中该验证电路于该驱动电路不驱动该等记忆格时 验证该等记忆格之一初始临限电压,然后该验证电 路于该驱动电路不驱动该等记忆格时验证该第二 临限电压。 4.如申请专利范围第1项所述之非挥发性记忆体,其 中该验证电路验证该等记忆格之该第一临限电压 系先于该驱动电路不驱动该等记忆格时,接着系于 该驱动电路驱动该等记忆格时,然后系于该驱动电 路不驱动该等记忆格时。 5.如申请专利范围第1项所述之非挥发性记忆体,其 中该验证电路验证该等记忆格之该第一临限电压 系于该驱动电路驱动该等记忆格时比较该第一临 限电压与一第一参考电压,并且该验证电路验证该 等记忆格之该第二临限电压系于该驱动电路不驱 动该等记忆格时比较该第二临限电压与一第二参 考电压。 6.如申请专利范围第5项所述之非挥发性记忆体,其 中该第一参考电压高于该第二参考电压。 7.如申请专利范围第5项所述之非挥发性记忆体,其 中该驱动电路于该等记忆格之该第一临限电压不 小于该第一参考电压时停止驱动该等记忆格。 8.如申请专利范围第1项所述之非挥发性记忆体,其 中该等记忆格可储存多阶资料。 9.如申请专利范围第1项所述之非挥发性记忆体,其 中该驱动电路系藉由在驱动程序或一过度移除校 正程序时使用一隧道电流注入电荷,以增加该等记 忆格之一临限电压。 10.如申请专利范围第1项所述之非挥发性记忆体, 其中该驱动电路系藉由在驱动程序或一过度移除 校正程序时使用一热载子注入电荷,以增加该等记 忆格之一临限电压。 11.如申请专利范围第1项所述之非挥发性记忆体, 其中该驱动电路包含一电阻器以及由一切换讯号 与一位元线驱动电压端所控制之一第一切换器。 12.如申请专利范围第1项所述之非挥发性记忆体, 其中该非驱动电路包含由一切换讯号所控制之一 第二切换器、一第一N型电晶体、一第一反相器、 一P型电晶体以及一电源供应端。 13.如申请专利范围第1项所述之非挥发性记忆体, 其中该验证电路包含一感测放大器、由一切换讯 号所控制之一第三切换器、一第一参考电压、一 第二参考电压、一第二反相器、由一驱动延迟讯 号所控制之一第四切换器、一第二N型电晶体以及 一输出端。 14.如申请专利范围第1项所述之非挥发性记忆体, 更包含一验证控制电路。 15.如申请专利范围第14项所述之非挥发性记忆体, 其中该验证控制电路更包含一驱动延迟电路、一 切换讯号产生电路以及一确认电路。 16.如申请专利范围第15项所述之非挥发性记忆体, 其中该驱动延迟电路包含一驱动讯号、一第一延 迟电路、一第三反相器、一第一反及闸以及一第 四反相器。 17.如申请专利范围第15项所述之非挥发性记忆体, 其中该切换讯号产生器包含一驱动讯号、一第二 反及闸、一验证讯号、由一驱动延迟讯号所控制 之一第五切换器、一第二延迟电路、一第三N型电 晶体以及一第五反相器。 18.如申请专利范围第15项所述之非挥发性记忆体, 其中该确认电路包含一驱动讯号、一第一及闸、 一验证讯号、一切换讯号以及一第三延迟电路。 19.如申请专利范围第1项所述之非挥发性记忆体, 其中该验证电路于该驱动电路驱动该等记忆格一 第一段时间后开始验证该等记忆格之该第一临限 电压。 20.如申请专利范围第19项所述之非挥发性记忆体, 其中该第一段时间系自200至500奈秒。 21.如申请专利范围第19项所述之非挥发性记忆体, 其中该等记忆格系一P通道型记忆格或一N通道型 记忆格。 22.如申请专利范围第1项所述之非挥发性记忆体, 其中该非挥发性记忆体系一反或型记忆体或一反 及型记忆体。 23.一种半导体装置,其包含如申请专利范围第1项 所述之非挥发性记忆体。 24.一种验证一非挥发性记忆体之一记忆格之一临 限电压之方法,包含: 当该记忆格被驱动时,比较该记忆格之一第一临限 电压与一第一参考电压;以及 当该记忆格不被驱动时,比较该记忆格之一第二临 限电压与一第二参考电压。 25.如申请专利范围第24项所述之方法,其中当该记 忆格被驱动时,一位元线系连接至一驱动电压端。 26.如申请专利范围第24项所述之方法,其中该第一 参考电压大于该第二参考电压。 27.如申请专利范围第24项所述之方法,更包含: 于比较该记忆格之该第一临限电压与该第一参考 电压之前,驱动该记忆格一第一段时间;以及 于该记忆格之该第一临限电压不小于该第一参考 电压时,停止驱动该记忆格。 28.如申请专利范围第27项所述之方法,其中该第一 段时间系自200至500奈秒。 29.一种验证一非挥发性记忆体之一记忆格之一临 限电压之方法,包含: (a)比较该记忆格之一初始临限电压与一初始参考 电压; (b)若该初始电压小于一第二参考电压时,驱动该记 忆格一第一段时间; (c)当该记忆格被驱动时,比较该记忆格之一第一临 限电压与一第一参考电压; (d)于该第一临限电压小于该第一参考电压时,持续 驱动该记忆格; (e)当该记忆格不被驱动时,比较该记忆格之一第二 临限电压与一第二参考电压;以及 (f)若该记忆格之该第二临限电压小于该第二参考 电压时,重复步骤(b)至(e)。 图式简单说明: 图1A系习知一非挥发性记忆体记忆格结构之示意 图。 图1B系习知两条共用记忆格源极讯号线间之记忆 格源极区域寄生电阻之示意图。 图2系习知显示一四阶记忆格临限电压分布之示意 图。 图3系本发明之非挥发性记忆体一较佳实施例之方 块图。 图4系本发明之两段式验证方法一较佳实施例之流 程图。 图5系本发明之非挥发性记忆体电路一较佳实施例 之示意图。 图6系本发明之驱动延迟电路一较佳实施例之示意 图。 图7系本发明之切换讯号产生电路一较佳实施例之 示意图。 图8系本发明之用以决定一记忆格是否通过两段式 验证之确认电路一较佳实施例之示意图。 图9系本发明之非挥发性记忆体一较佳实施例所产 生之不同讯号关系之时序图。 |
