| 主权项 |
1.一种输入/输出介面控制装置,包含: 一第一传输界面,系耦接一中央处理单元,以接收 该中央处理单元所输出之一触发讯号、一电子元 件之位址及资料; 一第二传输界面,系耦接一包含该电子元件之外界 系统; 复数个通用输入输出接脚(GPIO),系耦接该电子元件 ; 一资料表格,系至少记录该电子元件之预设位址及 预设资料;以及 一逻辑运算单元,当该传输界面接收该触发讯号后 ,该逻辑运算单元便比对由该中央处理单元所输出 之该电子元件之位址及资料与该资料表格内之预 设位址及预设资料,以判断该电子元件之位址及资 料之资讯是否正确,而当该电子元件之输入/输出 状态改变时,该逻辑运算单元产生一中断讯号( Interrupt),以告知该中央处理单元,并透过该第二传 输界面以取得一状态改变讯息。 2.如申请专利范围第1项所述之输入/输出介面控制 装置,其中该第一传输界面系至少包含一位址滙流 排、一资料滙流排、一晶片选择(chip select,CS)接脚 或一中断接脚。 3.如申请专利范围第1项所述之输入/输出介面控制 装置,其中该第二传输界面系至少包含一位址滙流 排、一资料滙流排。 4.如申请专利范围第1项所述之输入/输出介面控制 装置,其中该中央处理单元更输出一询问(query)信 号,以驱动该逻辑运算单元侦测该电子元件之输入 /输出状态。 5.如申请专利范围第2项所述之输入/输出介面控制 装置,其中该位址滙流排系为单向传输模式或双向 传输模式。 6.如申请专利范围第3项所述之输入/输出介面控制 装置,其中该位址滙流排系为单向传输模式或双向 传输模式。 7.如申请专利范围第1项所述之输入/输出介面控制 装置,其中该输入/输出介面控制装置系为一复杂 可程式逻辑装置(complex programmable logic device,CPLD)。 8.如申请专利范围第1项所述之输入/输出介面控制 装置,其中该电子元件之位址及资料之资讯系为十 六进制的格式。 9.如申请专利范围第1项所述之输入/输出介面控制 装置,其中该电子元件系为一驱动晶片或一控制晶 片。 图式简单说明: 第1图 系绘示本创作之输入/输出介面控制装置之 方块图;以及 第2图 系绘示本创作之输入/输出介面控制装置之 实施例之方块图。 |
