积体电路的制作方法

摘要

本案系为一种具有静电保护(ESD)设计之沟渠式金氧半场效电晶体的制作方法，其使用一次多晶矽层的沈积及蚀刻即可同时形成渠沟式元件的闸极及平面式具有静电保护(ESD)元件的多晶矽层。本案的方法及结构克服了闸极氧化物层漏电的问题，并且有效提升耐压、降低生产成本及提升良率。本案于沟渠式功率元件的技术领域中具有突出的技术特征。

主权项

1.一种积体电路之制作方法,其系包括: (a)在一具有渠沟之半导体材质上形成一第一氧化 物层; (b)形成一多晶矽层于该第一氧化物层之上,其中该 多晶矽层区分为一渠沟区域之多晶矽层及一平面 区域之多晶矽层;以及 (c)蚀刻部分该多晶矽层,以同时形成一渠沟式元件 之一闸极及一平面式静电保护(ESD)元件之一多晶 矽层,其中该多晶矽覆盖至闸极滙流排区域之渠沟 开口近一半处。 2.如申请专利范围第1项所述之方法,其中(c)蚀刻部 分该多晶矽层之前,更包括: 植入一第一掺质于该渠沟区域之多晶矽层;以及 利用一罩幕层覆盖该平面区域之多晶矽层。 3.如申请专利范围第2项所述之方法,其中(c)蚀刻部 分该多晶矽层之后,更包括: 移除该罩幕层;以及 定义该平面式静电保护(ESD)元件之该多晶矽层。 4.如申请专利范围第2项所述之方法,其中系利用一 离子植入之方式植入该第一掺质。 5.如申请专利范围第4项所述之方法,其中该离子植 入之方式系藉由高温扩散来趋入。 6.如申请专利范围第2或第3项所述之方法,其中该 罩幕层包含一第二氧化物层。 7.如申请专利范围第1项所述之方法,其中该第一氧 化物层具有一均匀的厚度。 8.如申请专利范围第1项所述之方法,其中该多晶矽 层具有第二掺质。 9.如申请专利范围第1项所述之方法,其中该渠沟式 元件为一渠沟式双扩散电晶体(DMOS)。 图式简单说明: 第一图:习知具有ESD份护电路之传统渠沟式双扩散 电晶体(trench-DMOS)示意图。 第二图(a)至(e):本案积体电路的制作方法之流程示 意图。 第三图:根据本案方法所得其中之一具有ESD防护电 路之渠沟式双扩散电晶体(trench-DMOS)示意图。