摘要 |
<p>Mehrprozessor-Gateway für mehrere serielle Busse (3), welche Daten paketweise übertragen, wobei das Mehrprozessor-Gateway (1) aufweist: mehrere Kommunikationsbausteine (2), die jeweils zum Anschluss eines seriellen Busses (3) vorgesehen sind, mehrere Prozessoren (4) zur Verarbeitung von Daten, die wortweise über einen zu dem jeweiligen Prozessor (4) zugehörigen internen Systembus (5) zwischen dem Prozessor (4) und den Kommunikationsbausteinen (3) übertragen werden, wobei die internen Systembusse (5) des Mehrprozessor-Gateways (1) an die Kommunikationsbausteine (2) angeschlossen sind, die jeweils für jeden Systembus (5) eine zugehörige Interface-Einheit aufweisen, wobei jeder Prozessor (4) über seinen zugehörigen Systembus (5) und die zu dem Systembus zugehörige Interface-Einheit eines Kommunikationsbausteins (2) Daten unabhängig von den übrigen Prozessoren (4) mit dem an dem Kommunikationsbaustein (2) angeschlossenen seriellen Bus (3) ohne Wartezeit austauscht.</p> |
申请人 |
ROBERT BOSCH GMBH;IHLE, MARKUS;TAUBE, JAN;LORENZ, TOBIAS;BLEECK, STEFAN |
发明人 |
IHLE, MARKUS;TAUBE, JAN;LORENZ, TOBIAS;BLEECK, STEFAN |