摘要 |
Le procédé concerne la réalisation d'un circuit de synchronisation de données échangées de manière asynchrone entre deux blocs synchrones. Le circuit comprend au moins une bascule critique apte à générer un signal de décision de réception d'une nouvelle donnée. En outre, le procédé comprend :- une étape (20) de mesure du gain de la boucle combinatoire de la bascule critique générant le signal de décision de réception d'une nouvelle donnée ;- une étape d'estimation (21) d'un temps de résolution de métastabilité à partir dudit gain et d'un temps moyen statistique prédéterminé entre défaillances ; et- une étape d'ajout (22) dudit temps de résolution au paramètre temporel de synthèse de la ou lesdites bascules critiques, ledit paramètre temporel comprenant le temps de propagation du front actif du signal de cadencement d'horloge du bloc de réception, de l'entrée dudit signal à la sortie d'une bascule critique.
|