| 主权项 |
1.一种驱动电路,包括: 一第一反相器,包括: 一第一电晶体,连接于第一电压之一第一电源与一 第一输出节点之间; 一第二电晶体,连接于该第一输出节点与第二电压 之一第二电源之间;以及 一电压保持电路,设置于该第二电源与该第二电晶 体之间,即使该第二电晶体为导通(ON)之情况,该第 一输出节点之电压为保持于连接该第一输出节点 之电晶体之临界値电压附近。 2.如申请专利范围第1项所述之驱动电路,其中该电 压保持电路更包括二极体连接之一第三电晶体。 3.如申请专利范围第1项所述之驱动电路,其中该电 压保持电路更包括: 一电容器,连接于该第二电晶体与该第3电晶体间 之一第一节点以及该第二电源之间;以及 一第四电晶体,连接于该第一节点与该第二电源之 间。 4.如申请专利范围第3项所述之驱动电路,其中该电 容器之电容系将以该第一输出节点之游离电容与 该电容器之电容对该第一电压与该第二电压进行 电容分割之数値,设定成与该第一输出节点连接之 电晶体之临界値电压附近。 5.如申请专利范围第4项所述之驱动电路,其中该电 压保持电路更包括连接于该第一节点与该第一电 源之间之第一阻抗。 6.如申请专利范围第5项所述之驱动电路,其中该第 四电晶体系在该第一输出节点之电压为该第一电 压时,变成导通(ON),且在该第一输出节点之电压从 该第一电压切换成该第二电压时,变成截止(OFF)。 7.如申请专利范围第6项所述之驱动电路,其中一输 入信号系输入至该第一电晶体之闸极与该第二电 晶体之闸极着,且使该输入信号之相位反相的信号 系输入到该第四电晶体之闸极。 8.如申请专利范围第7项所述之驱动电路,其中该输 入信号系从该第一电压被放大到该第二电压。 9.如申请专利范围第8项所述之驱动电路,更包括一 第二反相器,该第二反相器更包括: 一第五电晶体,连接于该第一电源与该第二输出节 点之间;以及 一第六电晶体,连接于该第二输出节点与该第二电 源之间, 其中该输入信号从该第二输出节点输出。 10.如申请专利范围第9项所述之驱动电路,其中更 包括一输出驱动装置,该输出驱动装置包括: 一第二阻抗,连接于该第一电源与该第三输出节点 之间; 一第七电晶体,连接于该第三输出节点与该第二电 源之间; 一第三阻抗,连接于该第一电源与该第四输出节点 之间;以及 一第八电晶体,连接于该第四输出节点与前该第二 电源之间, 其中该驱动电路之第一输出信号从该第三输出节 点输出,且该驱动电路之第二输出信号从该第四输 出节点输出。 11.如申请专利范围第10项所述之驱动电路,其中该 输出驱动装置更包括定电流电路,连接于该第七电 晶体与该第八电晶体间的第二节点以及该第二电 源之间。 12.如申请专利范围第11项所述之驱动电路,其中更 包括相同于该第一反相器之构造之一第三转换器, 其中该第一反相器之输出信号系输入于该第七电 晶体之闸极,且该第三反相器之输出信号系输入于 该第八电晶体之闸极。 13.如申请专利范围第1项所述之驱动电路,其中该 电压保持电路系包括PN二极体。 14.如申请专利范围第1项所述之驱动电路,其中该 第二电压为接地,第一电压为高于接地之电压。 15.如申请专利范围第1项所述之驱动电路,其中该 第一电压为接地,且该第二电压为高于接地之电压 。 16.一种包括具有第一反相器之驱动电路的系统,其 特征在于该第一反相器包括: 一第一电晶体,连接于一第一电压之一第一电源与 一第一输出节点之间; 一第二电晶体,连接于该第一输出节点与一第二电 压之一第二电源之间;以及 一电压保持电路,设置于该第二电源与该第二电晶 体之间,即使该第二电晶体为导通(ON)之情况,该第 一输出节点之电压为保持于连接该第一输出节点 之驱动电晶体之临界値电压附近。 17.如申请专利范围第16项所述之包括具有第一反 相器之驱动电路的系统,其中该电压保持电路为具 备二极体连接之第三电晶体。 18.如申请专利范围第17项所述之包括具有第一反 相器之驱动电路的系统,其中该电压保持电路更包 括: 电容,连接于该第二电晶体与该第三电晶体间的第 一节点,以及该第二电源之间;以及 一第四电晶体,连接于该第一节点与该第二电源之 间。 19.如申请专利范围第18项所述之包括具有第一反 相器之驱动电路的系统,其中该电容器之电容系将 以该第一输出节点之游离电容与该电容器之电容 对该第一电压与该第二电压进行电容分割之数値, 设定成与该第一输出节点连接之电晶体之临界値 电压附近。 20.如申请专利范围第19项所述之包括具有第一反 相器之驱动电路的系统,其中该电压保持电路更包 括连接于该第一节点与该第一电源之间的第一阻 抗。 图式简单说明: 图1为表示传统之驱动电路之构造电路图。 图2为表示图1之驱动电路之动作波形图。 图3为表示于第一实施例之预先驱动装置10之方块 构造电路图。 图4为表示图3之预先驱动电路之动作波形图。 图5为表示使用图3之预先驱动电路之驱动电路之 动作波形图。 图6为表示使用第一实施例之预先驱动装置之驱动 电路之构造电路图。 图7为表示第一实施例之驱动电路之变形例子图。 图8为表示第二实施例之驱动电路之构造电路图。 图9为表示图8之驱动电路之动作波形图。 图10为表示第二实施例之驱动电路之变形例子图 。 图11为表示使用各实施例之驱动电路之串列介面 之构造方块图。 图12为表示使用图11之串列介面之主机板之构造方 块图。 图13为表示插入图12之绘图卡之扩充槽之绘图卡之 构造方块图。 图14为表示图13之绘图卡之变化例示意图。 图15为表示使用各实施例之驱动电路之PC介面卡构 造方块图。 |
