发明名称 |
半导体集成电路、逻辑运算电路和触发器 |
摘要 |
提供可进行高速动作,且漏泄电流少的半导体集成电路、逻辑运算电路和触发器。本发明的半导体集成电路,用把阈值电压低的晶体管和阈值电压高的晶体管组合起来的MT门电路单元仅仅构成关键通路上边的门电路1,除此之外的门电路1用阈值电压高的晶体管构成。借助于此,就可以使关键通路上边的门电路1高速动作,而且还可以抑制整体的漏泄电流,实现功耗的降低。 |
申请公布号 |
CN100350745C |
申请公布日期 |
2007.11.21 |
申请号 |
CN200410060092.9 |
申请日期 |
2001.06.20 |
申请人 |
株式会社东芝 |
发明人 |
座间英匡;小泉正幸;伊东由纪子;字佐美公良;河边直之;金沢正博;古泽敏行 |
分类号 |
H03K19/017(2006.01);H03K19/094(2006.01) |
主分类号 |
H03K19/017(2006.01) |
代理机构 |
中国国际贸易促进委员会专利商标事务所 |
代理人 |
王永刚 |
主权项 |
1、一种半导体集成电路,包括:多个门电路(3),各个所述门电路(3)由多个第1晶体管构成;控制所述多个门电路(3)中至少两个门电路(3)的动作的控制电路(2),以及切换电路,所述切换电路包括由所述控制电路(2)控制为导通和截止的第2晶体管和第3晶体管(Q1,Q2),所述第2和第3晶体管(Q1,Q2)各自的阈值电压都高于所述第1晶体管的阈值电压并且导电类型彼此不同,所述切换电路能够通过同时使所述第2和第3晶体管(Q1,Q2)截止来切断所述门电路的电源线,其中,由所述控制电路控制的所述至少两个门电路(3)设置在所述半导体集成电路的关键通路上。 |
地址 |
日本东京都 |