发明名称 |
半导体装置及其制造方法 |
摘要 |
本发明提供一种防止利用(自我阵列触点)SAC技术时栅电极和触点部之间的短路的半导体装置,包括:半导体衬底,形成在上述半导体衬底表面上并在第一方向延伸形成的分离绝缘膜区,由上述分离绝缘膜区划分并在上述第一方向上延伸形成的有源区,在与上述有源区交叉的第二方向上延伸形成的栅电极,在上述栅电极的上述第二方向上的延伸端部上形成的伪电极,在沿着上述栅电极的上述第二方向上延伸形成的第一接触部,分别形成在上述栅电极和上述伪电极的侧壁上的第一和第二侧壁绝缘膜,上述第一接触部延伸到上述伪电极上,上述栅电极和上述伪电极之间的间隙通过掩埋上述第一和第二侧壁绝缘膜而连起来。 |
申请公布号 |
CN101075621A |
申请公布日期 |
2007.11.21 |
申请号 |
CN200710109634.0 |
申请日期 |
2004.02.26 |
申请人 |
株式会社瑞萨科技 |
发明人 |
清水悟 |
分类号 |
H01L27/115(2006.01);H01L29/423(2006.01);H01L21/8247(2006.01);H01L21/28(2006.01) |
主分类号 |
H01L27/115(2006.01) |
代理机构 |
中国专利代理(香港)有限公司 |
代理人 |
赵辛 |
主权项 |
1.一种半导体装置,包括:半导体衬底,形成在上述半导体衬底表面上并在第一方向延伸形成的分离绝缘膜区,由上述分离绝缘膜区划分并在上述第一方向上延伸形成的有源区,在与上述有源区交叉的第二方向上延伸形成的栅电极,在上述栅电极的上述第二方向上的延伸端部上形成的伪电极,在沿着上述栅电极的上述第二方向上延伸形成的第一接触部,分别形成在上述栅电极和上述伪电极的侧壁上的第一和第二侧壁绝缘膜,上述第一接触部延伸到上述伪电极上,上述栅电极和上述伪电极之间的间隙通过掩埋上述第一和第二侧壁绝缘膜而连起来。 |
地址 |
日本东京都 |