发明名称 |
画素结构及其形成方法 |
摘要 |
一种画素结构包含至少一薄膜晶体管、一储存电容、一图案化第一金属层、一内层介电层、一保护层及一图案化画素电极。储存电容电性连接于薄膜晶体管。内层介电层覆盖于图案化第一金属层上。保护层覆盖于薄膜晶体管及内层介电层上,且保护层及部分内层介电层具有一开口。图案化画素电极形成于部分保护层及部分内层介电层上且接触部分保护层及部分内层介电层,其中储存电容包含图案化第一金属层、位于该开口下的被保留的内层介电层及图案化画素电极。 |
申请公布号 |
CN101075623A |
申请公布日期 |
2007.11.21 |
申请号 |
CN200710126458.1 |
申请日期 |
2007.06.11 |
申请人 |
友达光电股份有限公司 |
发明人 |
赵志伟;郑逸圣;林昆志;陈亦伟 |
分类号 |
H01L27/12(2006.01);H01L21/84(2006.01) |
主分类号 |
H01L27/12(2006.01) |
代理机构 |
上海专利商标事务所有限公司 |
代理人 |
郭蔚 |
主权项 |
1.一种画素结构,包括:一基板,具有一晶体管区及一电容区;一图案化半导体层形成于该基板上,且一部份的该图案化半导体层位于该晶体管区上,其中该部份的该图案化半导体层具有一源区及一漏区;一介电层,覆盖于该图案化半导体层及该基板上;一图案化第一金属层,形成于该晶体管区及该电容区的该介电层上;一内层介电层,覆盖于该图案化第一金属层及该介电层上;一图案化第二金属层,形成于部份该内层介电层上,且电性连接该源区及漏区;一保护层,覆盖于该图案化第二金属层及该内层介电层上,其中该保护层及该内层介电层中具有一开口,以暴露出被保留的部份该内层介电层;以及一图案化画素电极,形成于部份该保护层及该开口中的该被保留的部份该内层介电层上,且电性连接该图案化第二金属层。 |
地址 |
台湾省新竹科学工业园区新竹市力行二路一号 |