| 发明名称 |
PARALLELVERSTÄRKERARCHITEKTUR MIT DIGITALEN PHASENREGELUNGSTECHNIKEN |
| 摘要 |
|
| 申请公布号 |
DE60033820(T2) |
申请公布日期 |
2007.11.15 |
| 申请号 |
DE20006033820T |
申请日期 |
2000.07.18 |
| 申请人 |
QUALCOMM INC. |
发明人 |
HEIDMANN, PETER D.;BURKE, JOSEPH P. |
| 分类号 |
H03F3/60;H03F3/68;H03F1/02;H03F3/21;H04B1/04 |
主分类号 |
H03F3/60 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
