发明名称 Verfahren zum Plasmaätzen mit Mustermaske
摘要 Die vorliegende Erfindung liefert ein Verfahren zum Plasmaätzen mit Mustermaske. Es gibt zwei unterschiedliche Vorrichtungen in den zwei Abschnitten eines Wafers, umfassend Silizium und Galliumarsenid (GaAs). Der Siliziumabschnitt ist zur allgemeinen Halbleiterfunktion. Und der GaAs-Abschnitt ist eine RF-Vorrichtung. Das Material des Blocks im Silizium ist gewöhnlicherweise Metall, und Metalloxid wird gewöhnlicherweise auf den Blöcken gebildet. Das Metalloxid ist für das weitere Verfahren unerwünscht; daher sollte es durch Plasmaätzverfahren entfernt werden. Eine Folie wird an der Oberfläche des Substrats angefügt, die den zu ätzenden Bereich exponiert. Dann wird eine Maske an der Folie angefügt und ausgerichtet, was daher den Bereich, der geätzt werden muss, exponiert. Dann wird ein Plasmatrockenätzen auf dem Substrat zum Entfernen des Metalloxids beaufschlagt.
申请公布号 DE102007018010(A1) 申请公布日期 2007.11.15
申请号 DE200710018010 申请日期 2007.04.17
申请人 ADVANCED CHIP ENGINEERING TECHNOLOGY INC. 发明人 YANG, WEN-KUN;CHANG, JUI-HSIEN;SUN, WEN-BIN
分类号 H01L21/308 主分类号 H01L21/308
代理机构 代理人
主权项
地址