发明名称 强电介质电容器的制造方法
摘要 在制造阵列状排列存储单元阵列的强电介质存储器时,在层间绝缘膜上形成Al<SUB>2</SUB>O<SUB>3</SUB>膜、Pt膜(3)、PZT膜(4)及IrO<SUB>2</SUB>膜(5)。另外,在形成上部电极时,在用具有向行方向延伸的部分的抗蚀剂掩模进行了IrO<SUB>2</SUB>膜(5)的图形形成后,用具有向行方向延伸的部分的抗蚀剂掩模进行IrO<SUB>2</SUB>膜(5)的图形形成。结果,在这些抗蚀剂掩模交叉的部分形成由IrO<SUB>2</SUB>膜(5)构成且平面形状为长方形的上部电极。
申请公布号 CN100349296C 申请公布日期 2007.11.14
申请号 CN03823181.6 申请日期 2003.02.27
申请人 富士通株式会社 发明人 置田阳一
分类号 H01L27/105(2006.01) 主分类号 H01L27/105(2006.01)
代理机构 隆天国际知识产权代理有限公司 代理人 高龙鑫;张龙哺
主权项 1.一种强电介质电容器的制造方法,包括:在衬底膜上依次形成第1导电膜、强电介质膜及第2导电膜的工序、通过用相互不同的掩模对所述第2导电膜进行多次的蚀刻,将所述第2导电膜形成为平面形状是长方形的上部电极的平面形状的图形形成工序;并且,所述相互不同的掩模中的任意一个第1掩模,具有从俯视图上看向与所述长方形的相互平行的任意1组边平行的第1方向延伸并且覆盖形成所述第2导电膜的所述上部电极的预定区域的部分;所述相互不同的掩模中的其它任意一个第2掩模,具有从俯视图上看向与所述第1方向正交的第2方向延伸并且覆盖形成所述第2导电膜的所述上部电极的预定区域的部分,在用所述第1掩模进行所述第2导电膜的蚀刻时使向所述第1方向延伸的部分的宽度缩小。
地址 日本国神奈川县
您可能感兴趣的专利