发明名称 | 半导体装置组及其制造方法、半导体装置及其制造方法 | ||
摘要 | 一种半导体装置组及其制造方法,能优先开发不混装非易失性存储器工艺技术,同时在不混装非易失性存储器的半导体装置和混装非易失性存储器的半导体装置间可使用公共设计宏。半导体装置组包括:包含第一设计宏和非易失性存储器的第一半导体装置;包含与第一设计宏有相同性的第二设计宏、不包含非易失性存储器的第二半导体装置,第一设计宏有在第一半导体基板形成的第一有源区和第一元件分离区域,第二设计宏有在第二半导体基板形成的第二有源区和第二元件分离区域,第一有源区截面上端部的曲率半径大于第二有源区截面上端部的曲率半径,第一有源区表面与第一元件分离区域表面的高差大于第二有源区表面与第二元件分离区域表面的高差。 | ||
申请公布号 | CN100349295C | 申请公布日期 | 2007.11.14 |
申请号 | CN200410086177.4 | 申请日期 | 2004.10.22 |
申请人 | 富士通株式会社 | 发明人 | 江间泰示;儿屿秀之;姊崎彻;中川进一 |
分类号 | H01L27/10(2006.01) | 主分类号 | H01L27/10(2006.01) |
代理机构 | 隆天国际知识产权代理有限公司 | 代理人 | 郑特强;经志强 |
主权项 | 1.一种半导体装置组,包括:包含第一设计宏和非易失性存储器的第一半导体装置;包含与上述第一设计宏具有相同性的第二设计宏、不包含非易失性存储器的第二半导体装置,其特征在于,上述第一设计宏具有在第一半导体基板上形成的第一有源区和第一元件分离区域,上述第二设计宏具有在第二半导体基板上形成的第二有源区和第二元件分离区域,上述第一有源区的截面上端部的曲率半径大于上述第二有源区的截面上端部的曲率半径,上述第一有源区的表面与上述第一元件分离区域的表面的高度差大于上述第二有源区的表面与上述第二元件分离区域的表面的高度差。 | ||
地址 | 日本神奈川县 |