| 主权项 |
1.一种非挥发性半导体储存装置,包括: 复数个记忆体单元单位群组,每个包括一或更多 NAND非挥发性记忆体单元单位,每个包括至少一记 忆体单元具有一电荷储存层、一控制闸极、一第 一选择电晶体配置在该记忆体单元之一端且具有 一第一选择闸极、以及一第二选择电晶体配置在 该记忆体单元之另一端且具有一第二选择闸极,该 记忆体单元单位群组之每个尚包括一控制闸极线 连接至每个该等记忆体单元单位之记忆体单元之 该控制闸极、一第一选择闸极线连接至每个该等 记忆体单元单位之记忆体单元之该第一选择电晶 体之该第一选择闸极、以及一第二选择闸极线连 接至每个该等记忆体单元单位之记忆体单元之该 第二选择电晶体之该第二选择闸极; 一共同控制闸极线,共同地连接至该记忆体单元单 位群组之另一控制闸极线; 一第一共同选择闸极线,共同地连接至该记忆体单 元单位群组之另一第一选择闸极线;以及 一第二共同选择闸极线,共同地连接至该记忆体单 元单位群组之另一第二选择闸极线; 其中根据该共同控制闸极线和该等第一和第二共 同选择闸极线之组合唯一地选择在该等分别记忆 体单元单位群组中之每个该等记忆体单元。 2.如请求项1之非挥发性半导体储存装置, 其中每个该等NAND非挥发性记忆体单元单位之至少 一个记忆体单元包括复数个记忆体单元,串联地排 列, 其中每个该等记忆体单元单位群组之控制闸极线 包括复数个控制闸极线,分别地连接至在每个该等 记忆体单元单位群组中每个该等NAND非挥发性记忆 体单元单位之记忆体单元之该等控制闸极和每个 共同地连接至该等分别NAND记忆体单元单位之该等 记忆体单元之相对应之该等控制闸极, 其中该共同控制闸极线共同地连接至在一第一组 合中所选择之至少两个该等记忆体单元单位群组 之该等控制闸极线, 其中该第一共同选择闸极线共同地连接至在不同 于该第一组合之一第二组合中所选择之至少两该 等记忆体单元单位群组之该等第一选择闸极线, 其中该第二共同选择闸极线可以共同地连接至在 不同于该等第一组合和第二组合之一第三组合中 所选择之至少两该等记忆体单元单位群组之该等 第二选择闸极线, 藉此,根据该共同控制闸极线、该等第一共同选择 闸极线和第二共同选择闸极线之组合,唯一地选择 在该等记忆体单元单位群组中之每个该等记忆体 单元。 3.如请求项1之非挥发性半导体储存装置,其中连接 至该共同控制闸极线之该等分别记忆体单元单位 群组之该等控制闸极线之数目以及连接至该等第 一和第二共同选择闸极线之该等分别记忆体单元 单位群组之该等第一和第二选择闸极线之总数系 为每个2k(k>=1)。 4.如请求项1之非挥发性半导体储存装置, 其中该等记忆体单元单位群组组成一记忆体区块, 其中该共同控制闸极线和该等第一和第二共同选 择闸极线可以在每个两相邻记忆体单位群组中对 称地绕送而字线解码器在该等分别记忆体区块之 相反侧边上交替地排列。 5.一种液晶显示装置,其包括如请求项1所述之半导 体储存装置。 图式简单说明: 图1系为显示本发明之一非挥发性半导体储存装置 之记忆体区块之方块图; 图2系为图1之NAND记忆体单元单位之相等电路图; 图3系为根据本发明之该第二具体实施例,于读取 操作之施加电压之时序图; 图4系为根据本发明之该第三具体实施例,于写入 操作之施加电压之时序图; 图5系为根据本发明之该第四具体实施例,于拭去 操作之施加电压之时序图; 图6系为显示根据本发明之一第五具体实施例之记 忆体区块之建构之方块图; 图7系为显示根据本发明之一第七具体实施例之一 记忆体区块之建构之方块图; 图8系为用于液晶面板调整之包括本发明之一非挥 发性半导体储存装置之液晶显示装置之方块图; 图9系为显示包括记忆体单元单位之先前技艺NAND 快闪记忆体之记忆体区块之方块图,作为范例。 |
