| 主权项 |
1.一种制造一非挥发记忆元件的方法,系包含: 提供一基板,其上有着一电荷捕捉堆叠以及一第一 复晶矽层; 选择性的图案化该电荷捕捉堆叠以及该第一复晶 矽层以裸露出该基板与形成一闸极结构; 形成一绝缘层以及一第二复晶矽层于裸露出的基 板上; 选择性的图案化该第二复晶矽层以形成一子闸极 结构; 形成一第三复晶矽层于该闸极结构和该子闸极结 构上; 形成一金属矽化物层于该第三复晶矽层上;以及 选择性的图案化该金属矽化物层、该第一复晶矽 层和该第三复晶矽层以形成复数个字元线。 2.如申请专利范围第1项所述之方法,其中所述每一 该第一复晶矽层、该第二复晶矽层和该第三复晶 矽层有着至少n型搀杂、p型搀杂或未搀杂。 3.如申请专利范围第1项所述之方法,其中所述电荷 捕捉堆叠系包括一第一氧化矽层、一氮化矽层以 及一第二氧化矽层。 4.如申请专利范围第1项所述之方法,其中所述电荷 捕捉堆叠系包括一第一氧化矽层、一高介电常数 材料层以及一第二氧化矽层。 5.如申请专利范围第4项所述之方法,其中所述高介 电常数材料层的介电常数大于4。 6.如申请专利范围第1项所述之方法,其中所述电荷 捕捉堆叠系包括一多层结构,该多层结构包括包括 一第一氧化矽层、一第一氮化矽层、一第二氧化 矽层、一第二氮化矽层以及一第三氧化矽层。 7.如申请专利范围第1项所述之方法,更包含形成一 硬幕罩于该子闸极结构上。 8.如申请专利范围第7项所述之方法,其中所述硬幕 罩系一电浆氧化矽。 9.如申请专利范围第1项所述之方法,其中所述图案 化该电荷捕捉堆叠以及该第一复晶矽层系在一第 一方向上;图案化该金属矽化物层、该第一复晶矽 层和该第三复晶矽层系在一第二方向上; 其中该第二方向与该第一方向互相垂直。 10.如申请专利范围第9项所述之方法,更包含形成 该字元线垂直于该子闸极。 11.一种制造一非挥发记忆元件的方法,系包含: 提供一基板; 形成一电荷捕捉堆叠于该基板上; 形成一第一闸极层于该电荷捕捉堆叠上; 形成一氮化矽层于该第一闸极层上; 选择性的图案化该电荷捕捉堆叠、该第一复晶矽 层和该氮化矽层以在第一方向形成闸极结构,造成 裸露出一部份的该基板; 形成一绝缘层围绕于该闸极结构以及于裸露出的 基板上; 形成一第二闸极层于该绝缘层上; 选择性的图案化该第二闸极层以形成一子闸极结 构; 形成一硬幕罩于该子闸极结构上; 选择性的移除该闸极结构上的该氮化矽层,以裸露 出该第一闸极层; 形成一第三闸极层于该第一闸极层和该硬幕罩上; 形成一金属矽化物层于该第三闸极层上;以及 选择性在垂直于该第一方向的一第二方向上图案 化该金属矽化物层和该第三闸极层。 12.如申请专利范围第11项所述之方法,其中所述电 荷捕捉堆叠系包括一第一氧化矽层、一氮化矽层 以及一第二氧化矽层。 13.如申请专利范围第11项所述之方法,其中所述电 荷捕捉堆叠系包括一第一氧化矽层、一高介电常 数材料层以及一第二氧化矽层。 14.如申请专利范围第13项所述之方法,其中所述高 介电常数材料层的介电常数大于4。 15.如申请专利范围第11项所述之方法,其中所述第 一闸极层和第三闸极层包含复晶矽层,且其厚度介 于30到100奈米之间;以及所述第二闸极层包含复晶 矽层,且其厚度介于80到300奈米之间。 16.如申请专利范围第11项所述之方法,其中所述硬 幕罩系一电浆氧化矽。 17.如申请专利范围第11项所述之方法,其中所述绝 缘层系一沈积的薄氧化层。 18.如申请专利范围第17项所述之方法,其中所述沈 积的薄氧化层其厚度约为5到40耐米之间。 19.如申请专利范围第11项所述之方法,其中所述选 择性的图案化该金属矽化物层和该第三闸极层系 在该第二方向上形成复数个字元线。 20.如申请专利范围第19项所述之方法,其中所该些 字元线垂直于该子闸极。 21.一种制造一非挥发记忆元件的方法,系包含: 提供一基板,其上有着一电荷捕捉堆叠以及一第一 复晶矽层; 选择性的图案化该电荷捕捉堆叠以及该第一复晶 矽层以裸露出该基板与形成一闸极结构; 形成一绝缘层以及一第二复晶矽层于裸露出的基 板上; 选择性的图案化该第二复晶矽层以形成一子闸极 结构; 形成一硬幕罩于该子闸极结构上; 形成一第三复晶矽层于该闸极结构和该硬幕罩上, 使得当施加一电压于该子闸极结构时,会形成一短 暂的反转层于该基板上。 22.如申请专利范围第21项所述之方法,其中所述短 暂的反转层系为该非挥发记忆元件的一位元线。 23.如申请专利范围第21项所述之方法,其中所述短 暂的反转层系为该非挥发记忆元件中一电晶体的 一源极或汲极。 24.如申请专利范围第21项所述之方法,其中所述短 暂的反转层仅会在施加一电压于该子闸极结构时 存在。 25.如申请专利范围第21项所述之方法,其中所述该 第一复晶矽层、该第二复晶矽层和该第三复晶矽 层有着至少n型搀杂、p型搀杂或未搀杂。 26.如申请专利范围第21项所述之方法,其中所述电 荷捕捉堆叠系包括一第一氧化矽层、一氮化矽层 以及一第二氧化矽层。 27.如申请专利范围第21项所述之方法,更包含: 形成一金属矽化物层于该第三复晶矽层上; 选择性的图案化该金属矽化物层、该第一复晶矽 层和该第三闸极层以形成复数个字元线。 28.如申请专利范围第21项所述之方法,其中所述硬 幕罩系一电浆氧化矽。 29.如申请专利范围第21项所述之方法,其中所述: 图案化该电荷捕捉堆叠以及该第一复晶矽层系在 一第一方向上; 图案化该金属矽化物层、该第一复晶矽层和该第 三复晶矽层系在一第二方向上; 其中该第二方向与该第一方向互相垂直。 30.如申请专利范围第29项所述之方法,其中所述字 元线垂直于该子闸极。 31.一种非挥发半导体元件,包含: 一半导体基板; 一电荷捕捉堆叠覆盖于该半导体基板上的至少一 第一区域; 一子闸极覆盖于该半导体基板上的至少一第二区 域; 一主闸极于该电荷捕捉堆叠上; 其中所述主闸极包含一金属矽化物层。 32.如申请专利范围第31项所述之非挥发半导体元 件其中所述电荷捕捉堆叠系包括: 一第一氧化矽层于该半导体基板表面的一部份; 一氮化矽层于该第一氧化矽层上;以及 一第二氧化矽层于该氮化矽层上。 33.如申请专利范围第31项所述之非挥发半导体元 件其中所述电荷捕捉堆叠系包括: 一第一氧化矽层于该半导体基板表面的一部份; 一第一氮化矽层于该第一氧化矽层上; 一第二氧化矽层于该第一氮化矽层上; 一第二氮化矽层于该第二氧化矽层上;以及 一第三氧化矽层于该第二氮化矽层上。 34.如申请专利范围第31项所述之非挥发半导体元 件其中所述电荷捕捉堆叠系包括: 一第一氧化矽层于该半导体基板表面的一部份; 一高介电常数材料层于该第一氧化矽层上;以及 一第二氧化矽层于该高介电常数材料层上。 35.如申请专利范围第34项所述之非挥发半导体元 件,其中所述高介电常数材料层系氧化铝或氧化铪 。 36.如申请专利范围第31项所述之非挥发半导体元 件,更包含: 一硬幕罩于该子闸极上; 使得当施加一电压于该子闸极时,会形成一短暂的 反转层。 37.如申请专利范围第36项所述之非挥发半导体元 件,其中所述短暂的反转层系为该非挥发记忆元件 的一位元线。 38.如申请专利范围第36项所述之非挥发半导体元 件,其中所述短暂的反转层系为该非挥发记忆元件 中一电晶体的一源极或汲极。 39.如申请专利范围第36项所述之非挥发半导体元 件,其中所述短暂的反转层仅会在施加一电压于该 子闸极时存在。 40.如申请专利范围第36项所述之非挥发半导体元 件,其中所述硬幕罩系一电浆氧化矽。 41.如申请专利范围第31项所述之非挥发半导体元 件,更包括一短暂的反转层,当施加一电压于该子 闸极时于该半导体基板表面的第二部份存在。 42.如申请专利范围第31项所述之非挥发半导体元 件,更包括一绝缘层于该子闸极与该主闸极之间。 43.如申请专利范围第31项所述之非挥发半导体元 件,其中所述绝缘层系一沈积的薄氧化层。 44.如申请专利范围第43项所述之非挥发半导体元 件,其中所述薄氧化层其厚度约为5到40奈米之间。 45.如申请专利范围第31项所述之非挥发半导体元 件,其中所述主闸极形成一字元线的一部份。 46.如申请专利范围第45项所述之非挥发半导体元 件,其中所述字元线更包含: 一复晶矽字元线的底闸极;以及 一主字元线闸极,包含一金属矽化物、一复晶矽或 一两者的组合。 47.如申请专利范围第31项所述之非挥发半导体元 件, 其中所述电荷捕捉堆叠系包括: 一第一绝缘层于该半导体基板表面的一部份; 一电荷捕捉层于该第一绝缘层上;以及 一第二绝缘层于该电荷捕捉层上。 图式简单说明: 图1显示传统的记忆阵列中的一个记忆细胞的示意 图。 图2A到2K显示根据本发明实施例的非挥发记忆元件 的一创新制造方法。 图3显示根据本发明实施例制作的一记忆细胞的立 体示意图。 图4显示根据本发明实施例制作的一记忆细胞之操 作方法。 |
