| 主权项 |
1.一种在半导体基底表面上具有低表面梯度之扩 散埋层形成方法,其包括: 提供一具第一导电性之半导体基底; 形成一第一介电层于该半导体基底上; 图案蚀刻该第一介电层,以形成一第一硬遮罩; 执行一热氧化步骤,以形成复数个区域场氧化物于 该半导体基底被暴露的部份; 移除经图案蚀刻之该第一介电层; 形成一第二介电层于该等区域场氧化物及该半导 体基底上; 图案蚀刻该第二介电层,以形成一第二硬遮罩; 执行一方向性蚀刻步骤,以蚀刻被暴露的该等区域 场氧化物及该半导体基底,以形成复数个浅沟渠; 移除经图案蚀刻的该第二介电层及位于其下方的 该等区域场氧化物,以形成复数个凹槽于该半导体 基底中;及 形成具有一第二导电性的一扩散埋层于每一该凹 槽之该半导体基底中,及该些浅沟渠与该凹槽之交 叉区域的该半导体基底中,其中该第二导电性电性 相反于该第一导电性。 2.如申请专利范围第1项所述在半导体基底表面上 具有低表面梯度之扩散埋层形成方法,其中上述之 第一介电层包含氧化物或氮氧化矽。 3.如申请专利范围第2项所述在半导体基底表面上 具有低表面梯度之扩散埋层形成方法,其中上述之 第一介电层形成之前,更包含形成一氮氧化矽层介 于该半导体基底上。 4.如申请专利范围第1项所述在半导体基底表面上 具有低表面梯度之扩散埋层形成方法,其中上述之 热氧化步骤系包含湿氧化法。 5.如申请专利范围第2项所述在半导体基底表面上 具有低表面梯度之扩散埋层形成方法,其中上述经 图案蚀刻之该第一介电层系使用磷酸溶液作为蚀 刻剂,以湿蚀刻方法移除。 6.如申请专利范围第1项所述在半导体基底表面上 具有低表面梯度之扩散埋层形成方法,其中上述之 第二介电层包含氮化矽。 7.如申请专利范围第6项所述在半导体基底表面上 具有低表面梯度之扩散埋层形成方法,其中上述之 第二介电层形成之前,更包含形成一氮氧化矽层于 该等区域场氧化物及该半导体基底上。 8.如申请专利范围第1项所述在半导体基底表面上 具有低表面梯度之扩散埋层形成方法,其中上述之 扩散埋层系以离子植入方式形成。 9.一种在半导体基底表面上具有低表面梯度之扩 散埋层形成方法,其包括: 提供一具第一导电性之半导体基底; 形成一第一氮氧化矽层于该半导体基底上; 形成一第一氮化矽层于该第一氮氧化矽层上; 图案蚀刻该第一氮化矽层及该第一氮氧化矽层,以 形成一第一硬遮罩; 执行一热氧化步骤,以形成复数个区域场氧化物于 该半导体基底被暴露的部份; 移除经图案蚀刻之该第一硬遮罩; 形成一第二氮氧化矽层于该等区域场氧化物及该 半导体基底上; 形成一第二氮化矽层于该第二氮氧化矽层上; 图案蚀刻该第二氮化矽层及该第二氮氧化矽层,以 形成一第二硬遮罩; 执行一方向性蚀刻步骤,以蚀刻被暴露的该等区域 场氧化物及该半导体基底,以形成复数个浅沟渠; 移除该第二硬遮罩及位于其下方的该等区域场氧 化物,以形成复数个凹槽于该半导体基底中;及 形成具有一第二导电性的一扩散埋层于每一该凹 槽之该半导体基底中,及该些浅沟渠与该凹槽之交 叉区域的该半导体基底中,其中该第二导电性电性 相反于该第一导电性。 10.如申请专利范围第9项所述在半导体基底表面上 具有低表面梯度之扩散埋层形成方法,其中上述之 热氧化步骤系包含湿氧化法。 11.如申请专利范围第9项所述在半导体基底表面上 具有低表面梯度之扩散埋层形成方法,其中上述之 扩散埋层系以离子植入方式形成。 图式简单说明: 第一图系一传统快闪记忆体元件的顶视示意图; 第二图系第一图的一记忆胞沿L-L切线方向的截面 示意图; 第三图系第一图的T-T切线方向的截面示意图; 第四图系根据本发明一具体实施例形成的一半导 体结构顶视示意图; 第五A图至十A图系沿第四图之A-A切线方向的本发 明具体实施例各制程步骤的截面示意图; 第五B图至九B图系沿第四图之B-B切线方向的本发 明具体实施例各制程步骤的截面示意图; 第五C图至八C图系沿第四图之1-1切线方向的本发 明具体实施例各制程步骤的截面示意图;及 第六D图至八D及九C及十B图系沿第四图之2-2切线方 向的本发明具体实施例各制程步骤的截面示意图 。 |
