发明名称 薄层自包含缓冲层之晶圆之移转
摘要 一种制造包含得自晶圆(10)之半导体材料薄层之结构的方法,晶圆(10)包含:晶格参数匹配层(2),包含具有第一晶格参数之半导体材料的上层;半导体材料的膜(3),具有与第一晶格参数实质不同之标称晶格参数且被匹配层(2)应变;以及,松弛层(4),具有与第一晶格参数实质上相同之标称晶格参数。该方法包含将松弛层(4)及应变的膜(3)移转到接收基体(5)。依照本发明使用其中之一制程产生结构。
申请公布号 TWI289900 申请公布日期 2007.11.11
申请号 TW092118765 申请日期 2003.07.09
申请人 斯欧埃技术公司 发明人 吉塞伦;奥尼特;欧斯特
分类号 H01L21/762(2006.01) 主分类号 H01L21/762(2006.01)
代理机构 代理人 黄庆源 台北市大安区敦化南路1段245号8楼
主权项 1.一种制造一结构的方法,该结构包含得自晶圆(10) 之半导体材料薄层,晶圆(10)包含晶格参数匹配层(2 ),匹配层(2)包含材料选用自具有第一晶格参数之 半导体材料的上层,其特征包含以下步骤: (a)在匹配层(2)的上层上生长一层材料选用自半导 体材料的膜(3),该膜(3)之材料具有的标称晶格参数 与第一晶格参数实质上不同,该生长之膜(3)的厚度 薄到足以保持下方匹配层(2)之上层的第一晶格参 数,且因此被应变; (b)在膜(3)上生长松弛层(4),该松弛层(4)的材料选用 自具有的标称晶格参数与第一晶格参数实质上相 同之半导体材料; (c)移除部分的晶圆(10),包含以下的操作: -在匹配层(2)内成形一脆化带;以及 -供应能量以在脆化带层次使包含松弛层(4)之部分 的晶圆(10)分离,因此,形成所要制造的结构。 2.如申请专利范围第1项所述之制造一结构的方法, 其中,步骤(b)之后,执行一附加步骤,其中,在晶圆(10 )的松弛层(4)侧接合一接收基体(5)。 3.如申请专利范围第2项所述之制造一结构的方法, 其中接收基体(5)是以矽制成。 4.如申请专利范围第2项所述之制造一结构的方法, 其中,于接合前,进一步执行在接收基体与晶圆(10) 间至少成形一接合层的步骤,接合层成形在接收基 体(5)上及/或晶圆(10)的接合面上。 5.如申请专利范围第4项所述之制造一结构的方法, 其中,接合层是电气绝缘材料。 6.如申请专利范围第5项所述之制造一结构的方法, 其中,接合层是以矽土(silica)制成。 7.如申请专利范围第6项所述之制造一结构的方法, 其中,接合层是以热氧化成形。 8.如申请专利范围第1项所述之制造一结构的方法, 其中,脆化带是将物种植入匹配层(2)内一深度以形 成,脆化带的深度实质上等于植布深度。 9.如申请专利范围第1项所述之制造一结构的方法, 其中,在步骤(b)之前,将松弛层(4)下方的层多孔化 以形成脆化带。 10.如申请专利范围第1至第9项任一项所述之制造 一结构的方法,其中,在步骤(c)的能量供应操作之 后,步骤(c)包含至少一次的选择性蚀刻操作。 11.如申请专利范围第10项所述之制造一结构的方 法,其中,选择性蚀刻操作是关于将匹配层(2)之剩 余部分相对于膜(3)的蚀刻(在供应能量以使晶圆分 离之后)。 12.如申请专利范围第11项所述之制造一结构的方 法,其中,进一步包含在膜(3)上生长半导体材料,该 半导体膜与膜(3)实质上相同。 13.如申请专利范围第11项所述之制造一结构的方 法,其中,进一步包含膜(3)的氧化。 14.如申请专利范围第13项所述之制造一结构的方 法,其中,进一步包含一退火处理,该退火处理是与 氧化同时或之后进行,此退火处理用以强化接合介 面。 15.如申请专利范围第12项所述之制造一结构的方 法,其中,进一步包含膜(3)的氧化。 16.如申请专利范围第15项所述之制造一结构的方 法,其中,进一步包含一退火处理,该退火处理是与 氧化同时或之后进行,此退火处理用以强化接合介 面。 17.如申请专利范围第10项所述之制造一结构的方 法,其中,选择性蚀刻操作是关于将膜(3)相对于松 弛层(4)的蚀刻。 18.如申请专利范围第11项所述之制造一结构的方 法,其中,选择性蚀刻操作是关于将膜(3)相对于松 弛层(4)的蚀刻。 19.如申请专利范围第1至第9项任一项所述之制造 一结构的方法,其中,在步骤(c)之后,制程进一步包 含在松弛层(4)上生长一层的步骤。 20.如申请专利范围第19项所述之制造一结构的方 法,其中,在松弛层(4)上的生长层是由应变的材料 制成。 21.如申请专利范围第1至第9项任一项所述之制造 一结构的方法,其特征为: -匹配层(2)是由矽-锗制成,匹配层(2)包含一缓冲层, 其锗浓度随厚度增加,且有一松弛层在膜(3)的下方 ; -应变材料的膜(3)是由矽制成; -松弛层(4)是由实质上松弛的矽-锗制成,其锗浓度 实质上等于匹配层(2)之松弛层的锗浓度。 22.如申请专利范围第21项所述之制造一结构的方 法,其中,在步骤(c)之后,制程进一步包含在松弛层( 4)上形成一生长层的步骤,该生长层是由应变的矽 制成,以便实质地保存下层松弛层(4)的晶格参数。 23.如申请专利范围第1至第9项任一项所述之制造 一结构的方法,其中,晶圆(10)中还至少包含一含碳 的层,该层中的碳浓度小于或等于50%。 24.如申请专利范围第1至第9项任一项所述之制造 一结构的方法,其中,晶圆(10)中还至少包含一含碳 的层,该层中的碳浓度小于或等于5%。 25.一种按照申请专利范围第2至第9项之方法在步 骤(c)之实施后所得到的中间结构,其包含连续的基 体(5)、具有第一晶格参数的第一层、应变材料的 膜(3)、以及由实质上松弛且标称晶格参数与第一 晶格参数实质上相同之材料制成的上层,其特征为 :上层的自由表面呈现分离后之脆化带表面的特征 。 26.一种按照申请专利范围第1至第9项之方法的应 用,以制造下列“绝缘体上半导体"之一结构:SGOI、 应变的Si/SGOI、SiGe/应变的Si/SGOI、SiO2/SGOI。 27.如申请专利范围第26项所述之应用,其中,“绝缘 体上半导体"的结构包含一含有碳的半导体层。 图式简单说明: 图1a至1f显示按照本发明制造包含薄SiGe层之电子 结构之方法的各步骤。
地址 法国