| 主权项 |
1.一种用于在一半导体装置上产生一介电材质的 方法,其具有一原子层沈积步骤,藉此沈积一含有 稀土金属元素的氧氮化铝层。 2.一种用于在一半导体装置上产生一介电材质的 方法,其具有一原子层沈积步骤,藉此沈积一含有 稀土金属元素的氧氮化矽层。 3.一种用于在一半导体装置上产生一介电材质的 方法,其具有一原子层沈积步骤,藉此沈积一含有 稀土金属元素的氧氮化铝矽层。 4.根据申请专利范围第1项的方法,其中是沈积四个 不同的层,一第一层由氧化铝组成、一第二层包含 氮化铝组成、一第三层由稀土金属氧化物组,以及 一第四层则由稀土金属氮化物组成。 5.根据申请专利范围第2项的方法,其中一第一层包 含氧化矽、第二层由氮化矽组成、一第三层由稀 土金属氧化物组成,以及一第四层则由稀土金属氮 化物。 6.根据申请专利范围第3项的方法,其中是沈积六个 不同的层,一第一层由氧化矽组成、一第二层由氮 化矽组成、一第三层由氧化铝组成、一第四层由 氮化铝组成、一第五层由稀土金属氧化物组成,以 及一第六层则由稀土金属氮化物组成。 7.根据申请专利范围第1项的方法,其中该氧氮化铝 层包含重量多于百分之三十的氮。 8.根据申请专利范围第1项的方法,其中该氧氮化铝 层包含重量少于百分之五十的稀土金属。 9.根据申请专利范围第2项的方法,其中该氧氮化矽 层包含重量多于百分之二十的氮。 10.根据申请专利范围第2项的方法,其中该氧氮化 矽层包含重量多于百分之三十的稀土金属。 11.根据申请专利范围第3项的方法,其中该氧氮化 铝矽层包含重量多于百分之三十的氮。 12.根据申请专利范围第3项的方法,其中该氧氮化 铝矽层包含重量少于百分之五十的稀土金属。 13.根据申请专利范围第1项的方法,其中在开始该 原子层沈积步骤之前,使用一热氮化(thermal nitride) 处理来准备该半导体表面。 14.根据申请专利范围第1项的方法,其中在开始该 原子层沈积步骤之前,使用一电浆氮化(plasma nitride )处理来准备该半导体表面。 15.根据申请专利范围第1项的方法,其中在开始该 原子层沈积步骤之前,使用氮化物布植处理来准备 该半导体表面。 16.根据申请专利范围第1项的方法,其中在开始该 原子层沈积之前,沈积一稀土金属的开始层。 17.根据申请专利范围第1项的方法,其中该稀土金 属包括镧系元素或钪或钇之一。 18.根据申请专利范围第2项的方法,其中在开始该 原子层沈积步骤之前,使用一热氮化(thermal nitride) 处理来准备该半导体表面。 19.根据申请专利范围第2项的方法,其中在开始该 原子层沈积步骤之前,使用一电浆氮化(plasma nitride )处理来准备该半导体表面。 20.根据申请专利范围第2项的方法,其中在开始该 原子层沈积步骤之前,使用氮化物布植处理来准备 该半导体表面。 21.根据申请专利范围第2项的方法,其中在开始该 原子层沈积之前,沈积稀土金属的开始层。 22.根据申请专利范围第2项的方法,其中该稀土金 属包括镧系元素或钪或钇之一。 23.根据申请专利范围第3项的方法,其中在开始该 原子层沈积步骤之前,使用一热氮化(thermal nitride) 处理来准备该半导体表面。 24.根据申请专利范围第3项的方法,其中在开始该 原子层沈积步骤之前,使用一电浆氮化(plasma nitride )处理来准备该半导体表面。 25.根据申请专利范围第3项的方法,其中在开始该 原子层沈积步骤之前,使用氮化物布植处理来准备 该半导体表面。 26.根据申请专利范围第3项的方法,其中在开始该 原子层沈积之前,沈积一稀土金属的开始层。 27.根据申请专利范围第3项的方法,其中该稀土金 属包括镧系元素或钪或钇之一。 28.一种具有介电层的半导体装置,其包括含有一稀 土金属元素的氧氮化铝或氧氮化矽或氧氮化铝矽 。 29.根据申请专利范围第28项的半导体装置,其中该 介电层(6)包括由原子层沈积步骤所沈积的至少四 个不同层。 30.根据申请专利范围第29项的半导体装置,其中一 第一层由氧化铝组成、一第二层由氮化铝组成、 一第三层由稀土金属氧化物组成,以及一第四层则 由稀土金属氮化物组成。 31.根据申请专利范围第29项的半导体装置,其中一 第一层由氧化矽组成、一第二层由氮化矽组成、 一第三层由稀土金属氧化物组成,以及一第四层则 由稀土金属氮化物组成。 32.根据申请专利范围第29项的半导体装置,其中一 第一层由氧化矽组成、一第二层由氮化矽组成、 一第三层由氧化铝组成、一第四层由氮化铝组成 、一第五层由稀土金属氧化物组成,以及一第六层 则由稀土金属氮化物组成。 33.根据申请专利范围第29项的半导体装置,其中该 半导体装置包括一电容器,而该介电材质构成该电 容器的一介电层。 34.根据申请专利范围第29项的半导体装置,其中该 半导体装置包括一电晶体,而该介电材质构成该电 晶体的一介电层。 图式简单说明: 第1图为在一第一处理步骤的半导体装置断面图; 第2图为在一第二处理步骤的半导体装置断面图; 第3图为在一第三处理步骤的半导体装置断面图; 第4图为在一第四处理步骤的半导体装置断面图; 第5图为具有四层的介电材质断面图,以及 第6图为具有六层的介电材质断面图。 |
