半导体器件

摘要

本发明涉及一种半导体器件。使用LOCOS法在SOI衬底的活性层上形成硅氧化膜，从而形成使NMOS和PMOS电气隔离的场氧化膜。场氧化膜的端部上形成氧化膜变薄的鸟嘴形部，并在该鸟嘴形部构成寄生晶体管。因此，设置用于抑制因寄生晶体管的作用而产生的漏电流的沟道切口区域。详细地，在NMOS上，在作为场氧化膜的端部并且与N+扩散层(源极)的P阱扩散层之间的两处边界部上形成P+扩散区域。通过设置这种沟道切口区域，能够抑制栅极导通时的寄生晶体管中的寄生沟道引起的电流流过(漏电流)。

主权项

1.一种半导体器件，使用在绝缘层上形成了硅层的SOI衬底而形成，其特征在于，包括：晶体管元件，形成在所述SOI衬底的硅层上；元件间隔离膜，在所述SOI衬底的硅层上使用LOCOS法形成、且使所述晶体管元件彼此之间电气隔离；以及杂质扩散区域，作为所述元件间隔离膜的端部、并且形成在与所述晶体管元件的杂质扩散层中的沟道形成区域之间的边界部、具有与该杂质扩散层的极性相反的导电类型。