发明名称 一种图像质心计算装置
摘要 本实用新型公开一种图像质心计算方法及实现装置。它在可编程逻辑门阵列内部嵌入Nios II微处理器,组成了可编程片上系统。利用可编程逻辑门阵列适于完成并行结构功能的特点,由可编程逻辑门阵列完成图像处理区域选择、图像增强、图像二值化、图像质心统计等功能;可编程逻辑门阵列将完成图像质心统计过程所包含的上述各个功能单元以流水线结构连接,达到了实时处理之目的;利用Nios II微处理器可随意定制的方便灵活性,在处理过程中根据实际要求选择图像处理区域的大小,并以此设计数据接口总线的位宽和方向,不受限于预先制造的处理器技术。
申请公布号 CN200973160Y 申请公布日期 2007.11.07
申请号 CN200620094433.9 申请日期 2006.11.24
申请人 中国科学院沈阳自动化研究所 发明人 杨光宇;佟新鑫;王庆山;刘晓安;朱丹
分类号 H04N7/26(2006.01);G06T7/00(2006.01) 主分类号 H04N7/26(2006.01)
代理机构 沈阳科苑专利商标代理有限公司 代理人 许宗富;周秀梅
主权项 1.一种图像质心计算装置,其特征是:以嵌入NiosII微处理器(U2)的可编程逻辑门阵列(U1)为核心,包括:一视频解码器(U4),接收外部视频流;一可编程逻辑门阵列,接收经过视频解码器(U4)分离出的数字视频流以及行场同步信号,通过内部所设流水线结构的各单元、嵌入的NiosII微处理器(U2)进行图像质心计算,并经质心位置显示单元将包含有质心位置信息的数据送给视频编码器(U8);一视频编码器(U8),输出信号为可编程逻辑门阵列质心位置信息的数字视频流;一电源装置(U3),为视频解码器(U4)和可编程逻辑门阵列提供电源;一Flash程序存储器(U7),与可编程逻辑门阵列通信,用于存储可编程逻辑门阵列(U1)的配置数据及NiosII微处理器(U2)的处理程序;一复位电路(U5),为可编程逻辑门阵列提供复位信号;一晶振电路(U6),为可编程逻辑门阵列提供时钟信号;一时钟锁相环单元(U9),输入端接受晶振电路(U6)的原始时钟信号,经过分频、倍频、驱动之后为整个装置提供时钟信号。
地址 110016辽宁省沈阳市东陵区南塔街114号