高速信号通道及方法

摘要

一种高速数据通道(图3，22，24，26)，包括多个朝向一逻辑电平偏移的第一反相器(图3，96)，其与多个朝向第二逻辑电平偏移的第二反相器(图3，94)交错。因此，第一多个反相器加速数字信号的一个转变，第二多个反相器加速数字信号的相反转变。在应用所述数字信号到反相器之前，反相器被预置到一逻辑电平，这些反相器将从该逻辑电平以一种加速方式转变。因此，数字信号的转变以一种加速方式通过反相器耦合。第一高速数据通道(图3，40)被用于耦合时钟信号到时钟输出端。在第二高速数据通道中的反相器以比在第一高速数据通道中的反相器被共同偏移较少，以便数字信号出现于信号输出端的周期包含时钟信号出现于时钟输出端的周期。因此时钟输出端的时钟信号可以被用于提供数字信号的数据有效窗口。

主权项

1.一种高速信号通道，包括：第一组反相器，在第一组中的每一个反相器都朝向信号转换的第一极性偏移，以便第一组中的每一个反相器加速从第一逻辑电平到第二逻辑电平的转变；第二组反相器，在第二组中的每一个反相器都朝向信号转换的第二极性偏移，所述第二极性不同于所述第一极性，以便第二组中的每一个反相器加速从第二逻辑电平到第一逻辑电平的转变，在第一和第二组中的反相器相互串联耦合在输入节点和输出节点之间，以及第一组中的反相器与第二组中的反相器交错；以及耦合一输入端到该输入节点的逻辑电路，该逻辑电路响应具有第一值的第一控制信号耦合该输入端到该输入节点，并响应具有第一值的第二控制信号耦合所述反相器中的一个的输入到一参考电压，当所述第一控制信号具有不同于该第一值的值时，所述第二控制信号的该第一值出现，所述参考电压是对应于该逻辑电平的电压，所述反相器从该逻辑电平加速转变。