发明名称 |
半导体器件及其制造方法 |
摘要 |
一种用于高成品率地制造半导体器件的方法,该半导体器件能够可靠地通过沟槽型的元件隔离进行元件隔离、并且可有效地防止邻接元件的电位对其它节点产生影响,该方法包括以下工序:在基板上形成第1层的工序;蚀刻第1层和基板以形成沟槽的工序;热氧化沟槽的内壁的工序;在包含沟槽内的基板上淀积该沟槽的沟槽宽度的1/2以上膜厚的第1导电膜的工序;利用CMP法去除第1层上的第1导电膜,仅在沟槽内残留第1导电膜的工序;各向异性蚀刻沟槽内的第1导电膜,调整该导电膜的高度使其比基板的表面高度低的工序;利用CVD法在第1导电膜上淀积绝缘膜以便将其埋入沟槽内的第1导电膜上部的工序;利用CMP法使绝缘膜平坦化的工序;以及去除第1层的工序。 |
申请公布号 |
CN101069279A |
申请公布日期 |
2007.11.07 |
申请号 |
CN200580036518.X |
申请日期 |
2005.10.18 |
申请人 |
株式会社瑞萨科技 |
发明人 |
黑井隆;堀田胜之;北泽雅志;石桥真人 |
分类号 |
H01L21/76(2006.01);H01L23/52(2006.01);H01L21/3205(2006.01);H01L29/78(2006.01) |
主分类号 |
H01L21/76(2006.01) |
代理机构 |
中国专利代理(香港)有限公司 |
代理人 |
浦柏明;梁永 |
主权项 |
1.一种半导体器件的制造方法,在半导体基板上形成有沟槽型的元件隔离,其特征在于,该制造方法包括:在上述基板上形成第1层的第1层形成工序;蚀刻上述第1层和基板以形成沟槽的沟槽形成工序;热氧化上述沟槽的内壁的热氧化工序;在包含上述沟槽内的上述半导体基板上淀积该沟槽的沟槽宽度的1/2以上膜厚的第1导电膜的导电膜淀积工序;利用CMP法去除上述第1层上的第1导电膜、并仅在上述沟槽内残留上述第1导电膜的导电膜去除工序;各向异性蚀刻上述沟槽内的上述第1导电膜,将该导电膜的高度调整得比上述基板的表面高度低的调整工序;利用CVD法在上述第1导电膜上淀积绝缘膜,并填埋上述沟槽内的上述第1导电膜的上部的绝缘膜淀积工序;利用CMP法对上述绝缘膜进行平坦化的平坦化工序;和去除上述第1层的去除工序。 |
地址 |
日本东京都 |