记忆体列解码器

摘要

一种记忆体列解码器，包括一第一空乏型NMOS电晶体，其具有一第二源/汲极耦接至一第一部分解码讯号，以及一闸极耦接至一第二部分解码讯号，一第一增强型PMOS电晶体，其具有一第二源/汲极耦接至该第二部分解码讯号，以及一闸极耦接至该第一空乏型NMOS电晶体之第一源/汲极，一第一及第二增强型NMOS电晶体，并联于该第一增强型PMOS电晶体之一第一源/汲极以及一第一参考电压之间，并分别具有一闸极耦接至该第一部分解码讯号以及一重置讯号。当该记忆体列解码器运作于非选取模式时，该第一增强型PMOS电晶体系具有较小之GIDL电流，因而耗损较低之电力。