发明名称 具时脉化感测放大器之记忆体
摘要 在一形式中,记忆体(10)及其方法具有一记忆体阵列(12),该记忆体阵列具有复数行之位元线及复数个交叉列之字线(36、38)。控制电路(20、22、24、26)耦合至该记忆体阵列以在连续记忆体循环期间连续地存取记忆体阵列(12)中之预定位元位置。控制电路在一预定记忆体循环之开始感测该记忆体阵列内的资料。自记忆体系统时脉(CSYS)之单一外部时脉边缘而确定记忆体循环之时序。在单一记忆体循环期间,记忆体(40、42)初始地执行感测功能随后执行至少以下功能:预充电位元线;定址;及产生一待感测之信号。在一形式中,连续记忆体循环中每一者为一不大于记忆体系统时脉之单一周期的时间周期。
申请公布号 TW200741734 申请公布日期 2007.11.01
申请号 TW096108415 申请日期 2007.03.12
申请人 飞思卡尔半导体公司 发明人 沛瑞H 培利 三世
分类号 G11C7/06(2006.01) 主分类号 G11C7/06(2006.01)
代理机构 代理人 陈长文
主权项
地址 美国