| 摘要 |
本发明之课题在于产生高速的4相时脉信号。相同构成的逻辑反转电路10a、10b、10c、10d，各包含PMOS电晶体MP1(以下，简称为MP1)、NMOS电晶体MN1、MN2(以下，简称为MN1、MN2)。MP1与MN1之闸极与输入端子IN1连接，MN2闸极与输入端子IN2连接，MP1与MN1之汲极与输出端子OUT连接，MN1之源极与MN2汲极连接，MP1之源极与可控制的电源VC连接，MN2源极接地。逻辑反转电路10a、10b、10c、10d之各输入端子IN1与IN2，与逻辑反转电路10b及10c、10c及10d、10d及10a、10a及10b之各输出端子OUT连接。 |
