一种具有史密特触发迟滞特性之比较器电路及其方法

摘要

本发明系有关于一种比较器电路，尤指一种具有史密特触发迟滞特性之新颖比较器电路及方法，其主要结构包括有一电流源，控制比较器电路之电流大小；一第一逻辑装置，藉由一参考电压开启；一第二逻辑装置，藉由比较器之一输入电压开启；一第一回授装置，藉由比较器之一负输出开启；一第一并联电阻器，系并联连接至第一回授装置；一第二回授装置，藉由比较器之一正输出开启；及一第二并联电阻器，系并联连接至第二回授装置；第一与第二并联电阻器提供于差动比较器，使得差动比较器具有转换电压偏移量，而产生史密特触发迟滞特性。