| 主权项 |
1.一种快闪记忆体的制造方法,包括: 提供一基底,该基底上已形成多数个堆叠结构,该 些堆叠结构从基底开始依序为一穿隧介电层、一 第一导体层以及一罩幕层,其中两个相邻的该些堆 叠结构之间具有一间隙; 于该些堆叠结构之一第一侧的该基底中形成一源 极/汲极区; 于该些堆叠结构的侧壁形成一绝缘间隙壁; 于该些堆叠结构之间的该基底上形成一闸介电层; 于闸介电层上形成一辅助闸极; 于该辅助闸极上形成一顶盖层,该顶盖层填满该间 隙; 移除该些堆叠结构中之该罩幕层,形成暴露该第一 导体层之一开口; 于基底上形成一闸间介电层;以及 于基底上形成一控制闸极,且该控制闸极填满该开 口。 2.如申请专利范围第1项所述之快闪记忆体的制造 方法,更包括于该第一导体层上形成一导体间隙壁 ,该第一导体层与该导体间隙壁组成一第二导体层 。 3.如申请专利范围第1项所述之快闪记忆体的制造 方法,其中于该些堆叠结构之该第一侧的该基底中 形成一源极/汲极区的方法包括进行一倾斜角离子 植入制程。 4.如申请专利范围第2项所述之快闪记忆体的制造 方法,其中该倾斜角离子植入制程的掺质为砷(As) 。 5.如申请专利范围第1项所述之快闪记忆体的制造 方法,其中于该些堆叠结构之该第一侧的该基底中 形成该源极/汲极区之步骤后,更包括进行一起始 电压调整离子植入制程,于该些堆叠结构之一第二 侧的该基底中形成一掺杂区。 6.如申请专利范围第4项所述之快闪记忆体的制造 方法,其中该起始电压调整离子植入制程的掺质为 氟化硼(BF2+)。 7.如申请专利范围第1项所述之快闪记忆体的制造 方法,其中于该些堆叠结构的侧壁形成该绝缘间隙 壁之步骤后,更包括: 于该些堆叠结构之间的该基底上形成一牺牲氧化 层;以及 进行一湿式蚀刻制程移除该牺牲氧化层。 8.如申请专利范围第1项所述之快闪记忆体的制造 方法,其中该辅助闸极之形成步骤包括: 于基底沈积一导体材料层,该导体材料层填满该间 隙; 进行一化学机械研磨制程,以该罩幕层为蚀刻终止 层,将该导体材料层蚀刻至该堆叠结构的表面;以 及 进行一回蚀刻制程,将该导体材料层蚀刻至低于该 堆叠结构的表面,以形成该辅助闸极。 9.如申请专利范围第1项所述之快闪记忆体的制造 方法,其中该辅助闸极的材料包括掺杂多晶矽。 10.如申请专利范围第1项所述之快闪记忆体的制造 方法,其中该第一导体层的材料包括掺杂多晶矽。 11.如申请专利范围第1项所述之快闪记忆体的制造 方法,其中该控制闸极的材料包括掺杂多晶矽。 12.如申请专利范围第1项所述之快闪记忆体的制造 方法,其中该绝缘间隙壁包括以四乙氧基矽烷(TEOS) 为反应气体源进行一化学气相沈积制程所形成的 氧化矽层。 13.如申请专利范围第1项所述之快闪记忆体的制造 方法,其中该顶盖层的材料包括氧化矽。 14.如申请专利范围第1项所述之快闪记忆体的制造 方法,其中该穿隧介电层的材料包括氧化矽。 15.如申请专利范围第1项所述之快闪记忆体的制造 方法,其中该罩幕层的材料包括氮化矽。 16.如申请专利范围第1项所述之快闪记忆体的制造 方法,其中该闸介电层的材料包括氧化矽。 17.如申请专利范围第1项所述之快闪记忆体的制造 方法,其中该闸间介电层的材料包括氧化矽或氧化 矽/氮化矽/氧化矽(ONO)。 图式简单说明: 图1A至图1D为依照习知的快闪记忆体所绘示之制造 剖面流程图。 图2A至图2E为本发明之一实施例的快闪记忆体之制 造剖面流程图。 图3为本发明之上视图。图中A-A'连线之剖面图即 为图2E。 |
