用于记忆体的低功率字线逻辑之系统及方法

摘要

本发明提供一种减少一记忆体之功率消耗之方法。接收一存取一记忆体装置之请求，该记忆体装置包括一解码器、复数个字线驱动器及复数个字线。每一字线与该复数个字线驱动器之一字线驱动器相关联。藉由一解码器解码该请求以确定一与该请求相关联之位址。选择性地为该复数个字线驱动器之一字线驱动器供电以存取该记忆体装置之该位址，其中该字线驱动器与该复数个字线之一与位址位元有关的特定字线相关联，而不为该复数个字线之其他字线供电。