沟渠型金属氧化物半导体场效电晶体及其制造方法

摘要

本发明之沟渠型金属氧化物半导体场效电晶体( MOSFET)在P型高掺杂汲极部之基板、P型之低掺杂汲极部之外延生长(epitaxial)层、N型之本体部、及P型之源极扩散部依序邻接而形成的半导体基板上，被形成有沟渠部。进而，在与沟渠部绝缘的状态下以覆盖沟渠部的方式形成源极扩散部，可以使沟渠型金属氧化物半导体场效电晶体(MOSFET)之导通电阻(on-resistance)降低。

主权项

1.一种沟渠型金属氧化物半导体场效电晶体(MOSFET) ,其特征为:在第1导电形式之高掺杂汲极部、第1导 电形式之低掺杂汲极部、第2导电形式之通道本体 部及第1导电形式之源极部依序邻接而形成的半导 体基板上,被设有沟渠部之沟渠型金属氧化物半导 体场效电晶体(MOSFET),前述沟渠部藉由前述源极部 覆盖,而且沟渠部与源极部系被绝缘的。 2.如申请专利范围第1项之沟渠型金属氧化物半导 体场效电晶体(MOSFET),其中前述沟渠部,贯通前述通 道本体部及前述低掺杂汲极部,达到前述高掺杂汲 极部,在被前述通道本体部所包围的部分设有控制 通道导电的闸极电极,被前述低掺杂汲极部包围的 部分设有绝缘体部。 3.如申请专利范围第2项之沟渠型金属氧化物半导 体场效电晶体(MOSFET),其中由前述沟渠部之底部至 前述半导体基板表面为止的距离,与从前述高掺杂 汲极部与前述低掺杂汲极部之境界面起直到前述 半导体基板表面为止的距离系约略相等。 4.如申请专利范围第1项之沟渠型金属氧化物半导 体场效电晶体(MOSFET),其中前述沟渠部,贯通前述通 道本体部及前述低掺杂汲极部,达到前述高掺杂汲 极部,在被前述通道本体部所包围的部分设有控制 通道导电的上部闸极电极,被前述低掺杂汲极部包 围的部分设有与前述上部闸极电极系电性分离的 下部电极。 5.如申请专利范围第4项之沟渠型金属氧化物半导 体场效电晶体(MOSFET),其中导电驱动前述下部电极 的扩大器的输出,与提供给上部闸极电极的电压有 关。 6.如申请专利范围第1项之沟渠型金属氧化物半导 体场效电晶体(MOSFET),其中于前述沟渠部之垂直壁, 被形成闸极诱发通道。 7.如申请专利范围第1项之沟渠型金属氧化物半导 体场效电晶体(MOSFET),其中藉由前述通道本体部的 深度与前述源极部的接合深度之差来规定通道长 度。 8.如申请专利范围第1项之沟渠型金属氧化物半导 体场效电晶体(MOSFET),其中前述半导体基板系矽基 板。 9.如申请专利范围第1项之沟渠型金属氧化物半导 体场效电晶体(MOSFET),其中前述低掺杂汲极部系藉 由SiGe之外延生长而形成的。 10.如申请专利范围第1项之沟渠型金属氧化物半导 体场效电晶体(MOSFET),其中前述低掺杂汲极部,不纯 物的掺杂水平Ndrift与前述沟渠部间之宽幅Ts之乘 积Ts X Ndrift在3 X 1011[atoms/cm2]以上,在3 X 1012[atoms/cm2 ]以下的范围内。 11.一种沟渠型金属氧化物半导体场效电晶体(MOSFET )之制造方法,系在第1导电形式之高掺杂汲极部、 第1导电形式之低掺杂汲极部、第2导电形式之通 道本体部及第1导电形式之源极部以邻接的各部彼 此接触的方式依序形成的半导体基板上,被设有沟 渠部之沟渠型金属氧化物半导体场效电晶体(MOSFET )之制造方法,其特征为:于前述沟渠部上形成绝缘 膜之后,在被形成该绝缘膜的沟渠部以及前述通道 部上层积非结晶矽层,藉由使该非结晶矽层结晶化 而形成前述源极部。 12.如申请专利范围第11项之沟渠型金属氧化物半 导体场效电晶体(MOSFET)之制造方法,其中前述非结 晶矽之结晶化,系藉由在非活性气体环境中之热处 理来进行的。 13.如申请专利范围第12项之沟渠型金属氧化物半 导体场效电晶体(MOSFET)之制造方法,其中前述非活 性气体系氮气气体,前述热处理系在环境温度550℃ 以上600℃以下的范围内进行的。 14.一种沟渠型金属氧化物半导体场效电晶体(MOSFET )之制造方法,系在第1导电形式之高掺杂汲极部、 第1导电形式之低掺杂汲极部、第2导电形式之通 道本体部及第1导电形式之源极部以邻接的各部彼 此接触的方式依序形成的半导体基板上,被设有沟 渠部之沟渠型金属氧化物半导体场效电晶体(MOSFET )之制造方法,其特征为:于前述沟渠部上形成绝缘 膜之后,在被形成该绝缘膜的沟渠部以及前述通道 部上层积多结晶矽层,形成前述源极部。 图式简单说明: 图1系本发明之实施型态之P通道沟渠型MOSFET之概 略剖面图。 图2系本发明之其他实施型态之沟渠型MOSFET之概略 剖面图。 图3系显示本发明之实施型态之沟渠型MOSFET的垂直 方向之不纯物掺杂浓度分布图。 图4(a)~(f)系说明本发明之实施型态之沟渠型MOSFET 之制造工程之各阶段下的沟渠型MOSFET的概略构成 剖面图。 图5系显示被埋入沟渠型MOSFET的通道层之闸极绝缘 体与通道本体扩散部10的配置之沟渠型MOSFET的立 体图。 图6(a)~(f)系显示本发明之其他实施型态的沟渠型 MOSFET的制造工程之各阶段下的沟渠型MOSFET的概略 构成剖面图。 图7系显示驱动图2所示之本发明之其他实施型态 之双通道构造之沟渠型MOSFET的等价电路。 图8(a)~(f)系显示从前之沟渠型MOSFET的制造工程之 概略剖面图,(a)系制作Epi(n-epi)层与本体部(扩散部, p-base)的阶段,(b)系显示制作SiO2的开口构造的阶段, (c)系显示制作藉由图8(b)的开口构造而被规定蚀刻 部之沟渠构造的阶段,(d)系于沟渠构造部堆积多晶 矽之后被回蚀(etch-back)的阶段,(e)系将氧化物蚀刻 而打入N+(源极部)或P+(本体部)的阶段,(f)系堆积层 间绝缘体(interlevel dielectric deposition)而进行金属化 (metallization)的阶段。 图9系显示从前的P通道沟渠型MOSFET之构造及导通 电阻的构造之剖面图。 图10系显示从前的P通道沟渠型MOSFET之周期性构造 及胞间距(cell pitch)。 图11系藉由最佳化沟渠的深度以及形状,而扩大崩 溃电压(Break-down voltage)之从前的P通道沟渠型MOSFET 的构造之剖面图。 图12系显示供抑制沟渠的角落部之崩溃电压的降 低之用的MOSFET构造及掺杂浓度分布图。