发明名称 监控时钟校正方法及装置
摘要 一种监控时钟校正方法及装置,由外部提供一时钟信号源,并从监控芯片任一输入端输入后,由监控芯片内部的缓存器输出一信号启动校正控制单元,同时也启动两个计数单元,第一计数单元累计外部基准时钟数目,第二计数单元累计监控芯片内部时钟产生组件的时钟数目,第一计数单元累计外部基准时钟数到达一定数目而停止计数时,在同一时间第二计数单元也停止累计由监控芯片内部时钟产生器产生的时钟数目,并产生一中断信号通知监控芯片内部的微处理单元,比较第一计数单元所累计的外部基准时钟数目和第二计数单元所累计的监控芯片内部振荡器产生的时钟数目,即可对监控芯片内部振荡器做校正。
申请公布号 CN100346256C 申请公布日期 2007.10.31
申请号 CN200410086408.1 申请日期 2004.10.20
申请人 富晶半导体股份有限公司 发明人 陈奕彰;袁国元;廖英傑;赖世荣
分类号 G06F1/14(2006.01) 主分类号 G06F1/14(2006.01)
代理机构 北京英赛嘉华知识产权代理有限责任公司 代理人 余朦;方挺
主权项 1.一种时钟校正方法,用以校正时钟产生组件,其特征在于,所述方法包括:从时钟产生组件外部提供一时钟信号源,从所述时钟产生组件任一输入端输入;缓存器输出启动信号,启动校正控制单元,开始进行时钟校正动作;在所述校正控制单元被启动同时也启动第一计数单元以及第二计数单元,此时所述第一计数单元累计由所述输入端输入的外部基准时钟数目,而所述第二计数单元累计被校正的时钟产生组件产生的时钟数目;在所述第一计数单元累计由所述输入端输入的外部基准时钟数达到一定数目而停止计数时,所述校正控制单元也在同一时间停止所述第二计数单元累计被校正的时钟产生组件产生的时钟数目,并产生一中断信号通知监控芯片内部的微处理单元;比较所述第一计数单元所累计的外部基准时钟数目和所述第二计数单元所累计的被校正的时钟产生组件产生的时钟数目,对所述被校正的时钟产生组件做校正。
地址 中国台湾