发明名称 用于对集成电路中的单元内容进行加扰的方法及装置
摘要 本发明提供一种用于加扰一顺序单元中的数据的系统。所述顺序单元是配置用以自一数据总线接收所述数据。一加扰单元与所述顺序单元及所述数据总线相耦合。所述加扰单元是配置用以从所述数据总线接收一加扰单元输入,并产生与所述加扰单元输入不同的一加扰单元输出。所述加扰单元输出被传输至所述顺序单元。一解扰单元与所述顺序单元相耦合并配置用以从所述顺序单元接收一解扰单元输入,并产生与所述解扰单元输入不同的一解扰单元输出。所述解扰单元输出与所述加扰单元输入相等。
申请公布号 CN101065733A 申请公布日期 2007.10.31
申请号 CN200480024043.8 申请日期 2004.07.08
申请人 艾梅尔公司 发明人 阿兰·韦尔涅
分类号 G06F11/30(2006.01);G06K9/00(2006.01) 主分类号 G06F11/30(2006.01)
代理机构 北京律盟知识产权代理有限责任公司 代理人 王允方;刘国伟
主权项 1、一种用于加扰一顺序单元中的数据的系统,所述顺序单元经配置以从一数据总线接收所述数据,所述系统包括:一加扰单元,其耦合至所述顺序单元及所述数据总线,所述加扰单元经配置以从所述数据总线接收一加扰单元输入并产生与所述加扰单元输入不同的一加扰单元输出,其中所述加扰单元输出被传输至所述顺序单元;及一解扰单元,其耦合至所述顺序单元并经配置以从所述顺序单元接收一解扰单元输入并产生与所述解扰单元输入不同的一解扰单元输出,其中所述解扰单元输出与所述加扰单元输入相等。
地址 美国加利福尼亚州