加减计数电路和加减计数方法

摘要

本发明公开了一种加减计数电路，包括加减状态缓冲单元和加减计数器。由加减状态缓冲单元接收输入的正信号和负信号，并根据接收到的正信号进行加计数、根据接收到的负信号进行减计数，在计数结果不超出预先设置的阈值区间的情况下，即实现了将正负信号对应的加减计数相互抵消而不会产生溢出，而加减计数器只根据加减状态缓冲单元的溢出进行加减计数，从而在加减状态缓冲单元没有溢出时不会由于交替的加减计数产生重复的比特翻转，提高了工作效率，降低了功耗。而且，本发明可以采用低位宽的加减计数器作为加减状态缓冲单元，实现简单，且成本也不高。本发明还公开了一种加减计数方法。

主权项

1、一种加减计数电路，其特征在于，包括：加减状态缓冲单元和第一加减计数器，其中，所述加减状态缓冲单元与所述第一加减计数器相连；所述加减状态缓冲单元，预先设置第一阈值和第二阈值，所述第一阈值大于第二阈值，接收输入的正信号和负信号；如果上一次得到的计数结果等于所述第一阈值且当前接收到了正信号，则输出表示加计数的溢出信号；如果上一次得到的计数结果等于所述第二阈值且当前接收到了负信号，则输出表示减计数的溢出信号；否则，根据当前接收到的正信号进行加计数，根据当前接收到的负信号进行减计数；所述第一加减计数器，根据接收到的表示加计数的溢出信号进行加计数；根据接收到的表示减计数的溢出信号进行减计数。