一种高速串行数据转并行数据的处理装置和方法

摘要

本发明通过数据采集装置采集串行信号，完成信号的放大和整形，使之符合标准的接口电平，并将信号输入给数据移位及总线输出装置，根据所用CPU系统所需要的字长，由记数控制装置完成记数，每个字节数总线输出装置产生一次OUT_OE信号输出，主CPU接到这个信号后，通过I/O口译码，产生READ_CE信号，三态门被打开，数据被传送到总线上，主CPU从数据总线上读出数据；同步时钟发生装置产生移位脉冲并保持和串行数据同步，读指令完成后，自动清除OUT_OE信号，并使记数控制装置重新开始记数，以进入下一个循环，本发明中巧妙的读动作，一举两得，既取走总线上的数据，又自动恢复下一个周期的记数，本发明一方面是数据处理的需要，另一方面把对CPU速度的要求，降低了16倍，这样CPU的资源就可以更好的利用，所以这样的方法和装置在信号处理和数据采集上具有通用性，可以被广泛采用。

主权项

1.一种实现高速串行数据转并行数据的方法，包括以下步骤：(1)通过数据采集装置采集串行信号并完成串行信号的放大和整形，使之符合标准的接口电平；(2)数据采集装置将所述的串行信号输入给数据移位及总线输出装置完成串行数据转换并行数据：首先根据所用CPU系统所需要的字长，8Bit或16Bit或更多位，由记数控制装置完成记数，也就是每采集8位或16位数据移位，数据移位及总线输出装置产生一次OUT-OE信号输出，主CPU接到这个信号后，通过I/O口译码，产生READ-CE信号给数据移位及总线输出装置，数据移位及总线输出装置中的三态门被打开，数据被传送到总线上，主CPU从数据总线上读出数据；同步时钟发生装置产生移位脉冲并保持和串行数据同步，读指令完成后，自动清除OUT-OE信号，并使记数控制装置重新开始记数，以进入下一个循环，这样就实现了将高速串行数据转换为并行数据。