| 主权项 |
1.一种图案化半导体元件之材料层的方法,至少包 括: 以将一光罩图案曝光的方式形成一图案于一光阻 层,其中该光罩图案至少包括一主结构特征和至少 一补偿特征,该补偿特征系在进行该光罩图案曝光 时,补偿近接效应(Proximity Effects); 以蚀刻方式于该光阻层下方之一薄膜层,形成一蚀 刻图案,其中该蚀刻图案至少包括对应之一蚀刻主 结构特征和对应之至少一蚀刻补偿特征;以及 去除该至少一蚀刻补偿特征。 2.如申请专利范围第1项所述之方法,其中该形成该 图案于该光阻层的步骤至少包括: 形成该光阻层于该薄膜层上; 提供一光罩,其中该光罩中之该主结构特征和该至 少一补偿特征具有不透光的特征;以及 于该光罩图案曝光后,进行一显影步骤。 3.如申请专利范围第1项所述之方法,其中该去除该 至少一蚀刻补偿特征的步骤至少包括: 形成一保护材料于该蚀刻图案上; 形成一第二光阻图案于一第二光阻层中,该第二光 阻层系形成于该保护材料上,该第二光阻图案包括 有一对应空洞区,该对应空洞区系一对准于每一至 少一蚀刻补偿特征之上;以及 进一步蚀刻每一空洞区,以去除该保护材料和该至 少一蚀刻补偿特征。 4.如申请专利范围第3项所述之方法,其中该保护材 料的蚀刻速率系小于该薄膜层的蚀刻速率。 5.如申请专利范围第3项所述之方法,其中该形成该 保护材料的步骤至少包括: 形成一抗反射覆盖层(BARC)。 6.如申请专利范围第3项所述之方法,其中该形成该 保护材料的步骤至少包括: 一旋转涂布步骤和一化学气相沉积(CVD)步骤其中 之一者。 7.如申请专利范围第3项所述之方法,其中该至少一 补偿特征包括: 具有一线宽之一线,该对应空洞区系对准于该线之 上;以及 大于该线宽之一空洞宽度。 8.如申请专利范围第3项所述之方法,更至少包括: 于该进一步蚀刻步骤前,平坦化该保护材料。 9.如申请专利范围第8项所述之方法,其中该平坦化 步骤至少包括: 一化学机械研磨(CMP)步骤和一回蚀(Etch-Back)步骤其 中之一者。 10.如申请专利范围第1项所述之方法,其中该主结 构特征系一元件线(Device Line),该至少一补偿特征 包括有一补偿线,该补偿线系非常接近且实质上平 行于该元件线。 11.如申请专利范围第10项所述之方法,其中该元件 线具有一宽度,该补偿线具有该宽度40奈米的宽度 。 12.如申请专利范围第10项所述之方法,其中该元件 线具有一关键宽度,该补偿线的宽度为该关键宽度 的一半。 13.如申请专利范围第10项所述之方法,其中该补偿 线与该元件线相距有一距离,该距离系至少等同于 一元件图案之一最小尺寸。 14.如申请专利范围第10项所述之方法,其中该补偿 线与该元件线相距至少有一距离,该距离系至少等 同于相邻元件线之一最小间距。 15.如申请专利范围第1项所述之方法,其中该主结 构特征至少包括一元件线,该元件线系实质线性对 准于一第二结构线,其中该补偿特征至少包括一线 段,该线段系连接至该元件线和该第二结构线。 16.如申请专利范围第1项所述之方法,更至少包括: 该光罩图案更具有复数个可移除特征,其中该些可 移除特征增加图案密度并简化终点侦测; 该蚀刻方式具有该蚀刻图案,其中该蚀刻图案具有 对应之复数个蚀刻可移除特征;以及 该去除步骤包括有去除该些可移除特征。 17.一种于半导体元件之材料层形成图案的方法,至 少包括: 提供具有一图案之一光罩,其中该光罩包括有一主 结构线和至少一补偿线,该至少一补偿线系平行于 该主结构线; 形成一光阻层于一薄膜层上,该薄膜层系形成于一 基材上; 曝光并显影来形成一光阻图案于对应于该图案之 该光阻层中; 以蚀刻方式于该薄膜层,形成对应于该光阻图案之 一蚀刻图案,其中该蚀刻图案包括有平行于该主结 构线之该至少一补偿线; 去除该蚀刻图案; 形成一保护材料于该蚀刻图案上; 形成一第二光阻图案于一第二光阻层中,该第二光 阻层系形成于该保护材料上,该第二光阻图案包括 有复数个空洞区,该些空洞区系位于该至少一补偿 线上;以及 蚀刻该些空洞区,以去除该保护材料和该至少一补 偿线。 18.一种使用光学微影之补偿特征的半导体元件,至 少包括: 一图案形成于一元件层上,其中该图案至少包括一 实质正交角,该实质正交角系由一第一边缘之一交 错所组成,该第一边缘系由一第一光罩图案和一第 二边缘定义而成,该第二边缘系正交于该第一边缘 并由一第二光罩图案定义而成。 19.如申请专利范围第18项所述之半导体元件,其中 该元件层至少包括多晶矽和一导电材料其中之一 者。 20.如申请专利范围第18项所述之半导体元件,其中 该第一边缘系和该第二边缘至少包括一台阶。 21.如申请专利范围第18项所述之半导体元件,其中 该实质正交角至少包括小于110奈米之一曲线半径 。 22.如申请专利范围第18项所述之半导体元件,其中 该实质正交角系该元件层之一蚀刻部分,该元件层 系由该元件层之一未蚀刻部分所界定。 23.如申请专利范围第18项所述之半导体元件,其中 该实质正交角系该元件层之一未蚀刻部分,该元件 层系由该元件层之一蚀刻部分所界定。 24.一种光罩组,用以形成一半导体元件之一元件阶 层中之一单一图案,该光罩组至少包括: 一第一光罩,用以形成可转移至一元件层之一第一 图案; 一第二光罩,用以形成可转移至该元件层之一第二 图案,并对准该第一图案而结合形成该单一图案, 该单一图案至少包括至少一实质正交角,该实质正 交角系由一第一边缘所组成,该第一边缘系由该第 一图案和一实质正交的第二边缘定义而成,该实质 正交的第二边缘系由该第二图案定义而成。 25.如申请专利范围第24项所述之光罩组,其中该第 一光罩系用以形成一第一光阻薄膜中之该第一图 案,该第一光阻薄膜可藉由一图案转移操作转移至 该元件层;该第二光罩系用以形成一第二光阻薄膜 中之该第二图案,该第二光阻薄膜可藉由该图案转 移操作转移至该元件层。 26.一种光罩组,至少包括至少二光罩该光罩组至少 包括具有一元件图案之一第一光罩、至少一补偿 特征和具有一第二图案之一第二光罩,该第一光罩 和该第二光罩互相对准,以使该第二光罩之一空洞 区域对准该至少一补偿特征; 其中,在该第一光罩曝光后,进行一蚀刻步骤以形 成一半导体元件之一阶层中之一图案,该图案至少 包括一实质正交角,该实质正交角系由该元件图案 之一不透明第一边缘和该第二图案之一不透明第 二边缘所组成,其中实质正交角至少包括小于110奈 米之一曲线半径。 27.如申请专利范围第26项所述之光罩组,其中该元 件图案与该补偿特征系不透明的,而该空洞区域系 透明的。 28.如申请专利范围第27项所述之光罩组,其中该元 件图案包括有一元件线,该至少一补偿特征包括有 一补偿线,该补偿线系非常接近且实质上平行于该 元件线。 29.如申请专利范围第27项所述之光罩组,其中该元 件线具有一宽度,该补偿线具有该宽度40奈米的宽 度。 30.如申请专利范围第27项所述之光罩组,其中该元 件线具有一关键宽度,该补偿线的宽度为该关键宽 度的一半。 31.如申请专利范围第27项所述之光罩组,其中该补 偿线与该元件线相距有等于该元件图案之一最小 间距之一距离。 32.如申请专利范围第26项所述之光罩组,其中该元 件图案包括有一元件线,该元件线系实质上平行于 一第二元件线,该至少一补偿特征包括有一线段, 该线段系与该元件线和该第二元件线相交。 33.如申请专利范围第32项所述之光罩组,其中该线 段正交于该元件线和该第二元件线。 图式简单说明: 第1A图至第1C图为平面图,其中第1A图为绘示例示的 第一罩幕图案。 第1B图为绘示与第1A图之第一罩幕图案连结之例示 的修整罩幕(Trim Mask),用以第1C图之元件结构。 第2A图至第2G图为绘示根据本发明制作元件结构线 之制程操作顺序的剖面图。 第3图为绘示本发明之堆叠罩幕层次的平面图。 第4A图和第4B图为分别绘示一光罩组之第一和第二 光罩之第一和第二图案的部分俯视图;第4C图为绘 示此光罩组所形成之图案。 第5A图和第5B图为分别绘示一光罩组之第一和第二 光罩之第一和第二图案的部分俯视图;第5C图为绘 示此光罩组所形成之图案。 第6A图和第6B图为分别绘示一光罩组之第一和第二 光罩之第一和第二图案的部分俯视图;第6C图为绘 示此光罩组所形成之图案。 第7A图和第7B图为分别绘示一光罩组之第一和第二 光罩之第一和第二图案的部分俯视图;第7C图为绘 示此光罩组所形成之图案。 第8图为绘示由本发明之一光罩组所产生之实质正 交角的平面图。 |
